TA的每日心情 | 开心 2019-11-20 15:00 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 Ferrya 于 2019-4-2 09:51 编辑 6 P2 y2 S! Z& a. q' T* Q7 K
0 S4 I/ B0 ]8 [5 }* \6 j& K
转——如何选择IP模块 , \/ Z* Z" S2 t; |+ m
选择IP模块设计时首先要考虑的因素是IP与目标系统的配合程度。一般来说,在进行集成之前,最好选择那些无需修改的IP模块。但是如今的大多数情况是设计人员在获得IP模块后必须进行修改,有时修改的范围包括各个设计层次上的IP模型。这种修改会耗费大量的时间和资源,不仅会耽误产品的研发进度,还会给整个设计流程引入风险。有时可以通过牺牲一点芯片面积或功能,以尽量少的修改IP设计,使其能直接集成到系统芯片设计中。, T8 U7 z1 l, S5 Q, V3 C
V& K1 d. R% }6 I6 m
选择IP模块时必须考虑的另外一个因素是:评估IP模块的品质、集成的方便程度以及可重用性,并考虑IP开发者提供的技术支持程度等。如使用手册内容是否完备,是否提供完整的设计和验证环境,是否有成功集成的示范工程,接口定义标准的遵从程度,未来发展升级的可能性,获取IP授权的效率以及合作厂商的可信赖程度等多种因素。
5 D% ~+ @0 A/ ~, y6 E
5 @, D; w" @4 E# m% j3 } IP模块的评估
2 r2 P. C; p8 r' i1 ? 是指通过一系列完整的检查规则来系统地检查IP的设计。评测分为系统设计、编码、综合和参数验证等不同部分进行,并根据评测规则的重要程度为不同的规则检查分配不同的权值。这样检查之后,就可以直观地看出整个设计的可重用程度,以帮助体系架构设计工程师针对性能、规模、成本和功耗等不同方面来定制和评估IP模块设计。目前工业界比较具有影响力的评测标准是由Synopsys和mentor联合开发推行的基于RMM的OpenMORE评测标准。
# _4 q4 m6 r$ N+ X
. x$ m2 |, }, j软核包括逻辑描述(RTL和门级Verilog HDL或VHDL代码)、器件内部连线表和不能用台式仪器和信号仪、示波器、电流计和电压表等进行测试的可测性设计。软核可经用户修改,以实现所需要的电路系统。它主要用于接口、编码、译码、算法和信道加密等对速度性能要求范围较宽的复杂系统。
. g# d# R% U4 l+ p
% B' d7 b$ h" S- k+ t9 `5 S. D 硬核的设计与工艺已完成而不能更改。它的产品如存储器、模拟电路和总线器件。用户得到的硬核仅是产品功能而不是产品设计,因此,硬核的设计与制造厂商能对它实行全权控制,它的知识产权的保护也较简单。常用的硬核有存储器、模拟器件和总线器件等。
9 W( h/ K# J1 a: O
2 k B4 J! j! [- ^& A; A9 t 固核是一种介于软核与硬核之间的IP。它既不独立,也不固定,可根据用户要求作部分修改。固核允许用户重新定义关键的性能参数,内部连线表有的可以重新优化,其使用流程同软核。如内部连线表不能优化时,使用流程与硬核相同。/ } P: K7 _$ f! K2 z
8 I% i+ w/ e- j, Y 软件开发工作量相对低,因此一般开发成本较低,柔性大,如可增加特性或选择工艺并容易从一个工艺向另一个工艺转移,且性能可提高,但可预测性差。硬核的开发成本最高,柔性小,但性能一定并具有可预测性。更重要的是上市时间短,易于使用。固核介于硬核与软核之间,IP用户将从实用、性能、价格、上市时间等各种因素综合考虑选择IP。
5 n* P: @- X8 [& P: ?( f* k& H$ H 软核和硬核的设计工作量、设计预测性和性能的差异是由它们不同的设计流程所决定的。 |
|