转——【FPGA开源教程连载】第六章阻塞赋值与非阻塞赋值

Zedd · 发表于 2019-4-2 07:30

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

转——阻塞赋值与非阻塞赋值原理分析

实验目的：掌握阻塞赋值与非阻塞赋值的区别

实验平台：无

实验原理：

阻塞赋值，操作符为“=”，“阻塞”是指在进程语句（initial和always）中，当前的赋值语句阻断了其后的语句，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时赋给左边变量。

非阻塞赋值，操作符为“<=”，“非阻塞”是指在进程语句（initial和always）中，当前的赋值语句不会阻断其后的语句。

实验步骤：

为了详细说明阻塞赋值与非阻塞赋值对实际形成电路的影响，以下写了五个设计。其中端口列表均为以下所示，各部分代码不再重复。

首先在时序电路中使用阻塞赋值的方式，生成一个加法器。这种方式生成的实际逻辑电路如图7-1所示。

图7-1

现在把阻塞赋值的两条语句顺序颠倒一下，再次综合可以得到图7-2所示的逻辑电路。可以在调整顺序后与不调整时生成的逻辑电路不一致。现结合实验原理部分给出详细解释，当执行out=d +c时，d的数据此时并不是更新后a+b的数据，而是上一个Clk上升沿到来时d的数据，这也就解释了为何还有一个D触发器的存在。通俗讲阻塞，out的这条语句阻塞了d的语句执行。对比图7-1的代码，由于d的语句在out的前面，虽然使用了阻塞赋值但是相当于out=a+b+c。

图7-2

现在把赋值方式改为非阻塞赋值，进行综合后可以看到如图7-3所示的逻辑电路。

图7-3

现在使用非阻塞方式，交换语句执行顺序，综合后实现的逻辑电路如图7-4所示。这里由于采用的非阻塞赋值，因此交换语句前后顺序并不会对最终生成的逻辑电路有实际影响。

图7-4

为了在其各自的时序图中更直观的观察效果，新建仿真block_nonblock_tb.v文件保存到testbench文件夹下，输入以下内容再次进行分析和综合直至没有错误以及警告。本激励文件除产生正常的时钟以及复位信号外，还生成了a、b、c三个信号。这里调用待仿真文件使用的调用方式是显式调用，这种方式要求调用时信号顺序需要与编写的文件顺序一致且不能在一个激励文件中调用两次。可以看出这种方式容易出错，且具有局限性，不推荐使用因此之后的例子均不采用，此处只做介绍。