找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 1 |主题: 11266|排名: 30 

推荐主题

FPGA设计的需求分析 2人参与 Diabloa 2018-12-1 09:23 2 373 wu68aq 2019-8-21 18:08
基于FPGA的FIR数字滤波器设计 1人参与 attachment Allevi 2019-8-21 11:28 1 207 artic 2019-8-21 18:08
32阶FIR滤波器的FPGA实现 1人参与 attachment Allevi 2019-8-21 11:24 1 183 wu68aq 2019-8-21 18:07
基于FPGA的高速IIR数字滤波器设计与实现 1人参与 attachment Allevi 2019-8-21 13:25 1 177 artic 2019-8-21 18:07
基于FPGA的滤波器的设计 1人参与 attachment Allevi 2019-8-21 13:29 1 145 wu68aq 2019-8-21 18:07
普通信号上BUFG当复位和使能信号请教大神。 3人参与 attach_img mm58690 2019-8-21 12:15 3 568 artic 2019-8-21 18:06
JESD204B接口的调试 1人参与 attach_img mdy-郭柏荣 2019-8-21 15:05 1 260 artic 2019-8-21 18:05
ROM的使用 1人参与 attach_img uperrua 2019-8-21 14:47 1 171 wu68aq 2019-8-21 18:05
XO系列的配置大小是多少? 2人参与 Uqzalq 2019-8-21 16:33 2 229 artic 2019-8-21 18:04
FPGA的sin运算 1人参与 attach_img mytomorrow 2019-8-21 15:21 1 189 wu68aq 2019-8-21 18:03
电子钟 -- STEP模块 1人参与 attach_img uperrua 2019-8-21 14:55 1 205 artic 2019-8-21 18:03
桥接器是否可以独立于具有不同分辨率的两个摄像头使用,还是有一些限制,为CSI-2提... 1人参与 greensmile 2019-8-21 16:35 1 268 uperrua 2019-8-21 16:35
请教一下AD9259这个芯片的调试经验。 1人参与 sunygd 2019-8-21 12:09 1 306 Colbie 2019-8-21 16:22
关于ZYNQ PS端控制DDR读写。 2人参与 abcde1234 2019-8-21 12:10 2 372 abcde1234 2019-8-21 16:21
cyclone IV的FPGA挂DDR2 IO/Vref 必须要接0.9V的Vref吗? 1人参与 zophim 2019-8-21 12:17 1 219 Colbie 2019-8-21 16:17
xilinx-fpga结构构架 2人参与 attachment Allevi 2019-8-16 09:00 2 242 yjd91122 2019-8-21 16:09
FPGA设计流程简介及设计注意事项 1人参与 attachment A-Lin 2019-8-20 14:24 1 178 relchhiclty 2019-8-20 18:08
verilog功能仿真流程 1人参与 attach_img ulppknot 2019-8-20 14:43 1 225 kinidrily 2019-8-20 18:07
FPGA是自学还是培训? 1人参与 mdy-郭柏荣 2019-8-20 14:28 1 235 yxlk 2019-8-20 18:06
基于FPGA高速数据采集的解决方案 1人参与 attachment A-Lin 2019-8-20 14:21 1 187 relchhiclty 2019-8-20 18:06
FPGA浮点乘法运算 1人参与 mytomorrow 2019-8-20 14:51 1 292 kinidrily 2019-8-20 18:06
FPGA表示浮点数的方法 1人参与 mytomorrow 2019-8-20 14:49 1 267 yxlk 2019-8-20 17:58
基于FPGA的三相四线有源滤波器的电流控制方案 1人参与 attachment A-Lin 2019-8-20 09:00 1 256 relchhiclty 2019-8-20 17:55
FPGA-17-xilinx_zynq7000_EPP上一个简单实验(PS+PL)(下) 1人参与 thinkfunny 2019-8-20 14:11 1 208 kinidrily 2019-8-20 17:55
转——【菜鸟FPGA VHDL学习帖】第9帖 蜂鸣器  2人参与 attach_img House 2019-5-7 09:00 2 359 a2251247 2019-8-20 17:42
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-17 21:59 , Processed in 0.093750 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块