★★★ 大家一起学PADS （一）★★★......【有问必答贴】

kdc252626658

, Y  O" p8 W0 j8 n/ X2 ?$ c8 a
一般来说，DIP器件的管脚是不需要加pastemask层的，但有一个器件需要特殊处理，DIP孔上也要做pastemask，我在做封装的时候，已经加上了pastmask层的信息，但该器件调到板子上以后，出gerber用cam检查还是没有pastemask信息。不知道是没加上，还是pads软件不支持DIP管脚添加pastemask，望释惑。


1 c3 ^8 G) h$ H8 S0 h. ujimmy回复：
, F( F2 I3 K4 \* l) Y' D$ Y7 ^
; O* G% D6 e1 g4 G0 ~出光绘制板时，不需要pastemask.
& ~% p+ Q# k" ~
如果出钢网文件，才需要出pastemask.

0 E7 \( N9 B; g

rose_333

  _6 U# n( m, p; F呵呵，我也来讨教一个问题：PADS 9.3在SMD上加不了过孔，一定要在旁边加，再移进去，麻烦。而在ROUTER 中是可以的。

肿么解决呢？


jimmy回复：在规则中设置
* ?8 P. _' r3 z, v
' N; m0 h" I4 y+ Z0 Y
) L8 e2 a7 P$ N% s  e- e2 a

kdc252626658

rose_333 发表于 2013-3-21 10:24
$ e+ O5 K* j/ |呵呵，我也来讨教一个问题：PADS 9.3在SMD上加不了过孔，一定要在旁边加，再移进去，麻烦。而在ROUTER 中是 ...

8 Q; Y$ g% d. X  v0 @这个问题，我一般都是自己克服，呵呵，

kdc252626658

kdc252626658 发表于 2013-3-21 10:15
5 X/ {, ^. r9 U& v一般来说，DIP器件的管脚是不需要加pastemask层的，但有一个器件需要特殊处理，DIP孔上也要做pastemask，我 ...

" [. S6 F! z2 m( N# g1 M. A8 O嗯，这颗器件是ALPS的一个拨动开关，有3个表贴的信号pin,还有两个定位的DIP pin。本来我只是把三个信号pad建了pastemask信息，另外两个DIPpin没有加锡膏层，后来贴片厂反馈的信息说，既然这颗器件焊接的时候需要过回焊炉，那何不把定位的两个DIP pin的焊盘上也刷上锡膏，过回焊炉的时候一起焊了，就省了一道后焊的程序.我想也是，当初建器件的时候比较死板，凡事DIPpin都不建pastemask层信息，只有表贴的器件才加pastemask层，既然可以省一道工序何不就加上该层的信息。后来在我改版的过程中，就在库里把该器件的pastmask信息加好，从新同步到板子上，但在CAM里边检查，这层信息还是显示不出，到底是什么原因呢？是不是DIP管脚不允许添加pastemask信息呢？望释惑，谢谢！

6 R3 X6 U# \8 F/ `% @

jimmy

kdc252626658 发表于 2013-3-22 09:55
嗯，这颗器件是ALPS的一个拨动开关，有3个表贴的信号pin,还有两个定位的DIP pin。本来我只是把三个信号pa ...

你这种属于混装器件需要手焊的，又有SMD又有DIP焊盘，没办法输出pastemask

kdc252626658

jimmy 发表于 2013-3-22 13:15
) h1 z* [/ V( e) S你这种属于混装器件需要手焊的，又有SMD又有DIP焊盘，没办法输出pastemask

多谢！看来手焊这道工序是免不了的了。

kdc252626658

andylau201088 发表于 2010-5-18 13:59
JIMMY，我碰到怪问题了。PADS LOGIC跟PADS LAYOUT建立联系以后，我在LOGIC里面改了一个元件的封装，执行ECO ...

; B; @  n( {+ F学到了，翻看以前的老帖还是大有收获的啊！谢谢jimmyl老师

rose_333

kdc252626658 发表于 2013-3-21 11:02
+ \4 [# J6 U% O( Y% d' U这个问题，我一般都是自己克服，呵呵，

) u7 r& `: a: x; n{:soso_e140:} 那是怎么克服的，是没有办法吗？不喜欢说半句的你，吼吼。

chenjf

Rechard 发表于 2009-12-24 17:13
版主好，请问下pads2007    我 怎么设置快捷切换TOP和bottom 层  本来是F4，现在我转了个PROTEL99的PCB 却用 ...

这应该是针对双层板吧，如果是多层板的话，应该是这样做之后在层对之间切换？

chenjf

Tiv 发表于 2010-2-23 10:14
% d: ~* W9 ^7 l" r  |7 n% d请问版主，怎么才能实现如下功能：做出来的PCB上的logo，一部分是红色，一部分是黑色。也就是说，PADS里 怎 ...

+ L, b$ [2 V- @" V9 F彩色logo，比黑白会贵点？看看

chenjf

mrbean 发表于 2010-5-6 12:50
. J. {0 E7 A: G- r) B5 C( n謝謝回應
如果要修改長度  
用 pads 修改   還是 用 router 修改  

; y7 I" r4 Y6 y" K2 L: p楼主威武

yaxis

6 O) M1 {( m/ D
( N' h6 u! @: z5 h- f# v5 B6 alogic ECO to layout是出现这个警告。请问是怎么回事？怎么解决？

yaxis

yaxis 发表于 2013-3-25 11:45
logic ECO to layout是出现这个警告。请问是怎么回事？怎么解决？

9 z: t/ \+ ^8 |% w# J4 \" j/ U找到答案了，logic和layout的layer definition不一样导致的

jimmy

yaxis 发表于 2013-3-25 13:15
找到答案了，logic和layout的layer definition不一样导致的

导网表时，logic界面的这两项不要选：
9 d1 q0 O* b- s: t
  @" ~) d: @: y+ g1 k" v6 I

chenjf

sk.peng 发表于 2011-9-5 14:00
8 B1 p5 ?- ]: v**** 作者被禁止或删除 内容自动屏蔽 ****

画应该画的了，就是版厂能否加工是个问题，呵呵