找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

661#
发表于 2011-11-16 00:48 | 只看该作者
请问楼主:8 R' Q! K$ ]) H3 c) Y9 ~# F; j$ P
ECO TO PCB时提示错误:Dangling Connections without a Net Name( S( b! R# f6 B

* \5 Z/ V# K% j8 w) {& K9 m3 u_WR0 A$ X2 v$ i! _, |) Z
CPU          X2500  Y4600 & ~- B3 R& k( I' j: Z0 e, \1 p: l

9 m- j" I: W5 \* BDangling Connections with a Net Name
( Q5 t& E. J. Y! A/ R& ?* R# C2 q& E
_CS_RAM; z7 Z% X% w. j: @' H5 M
CPU          X6000  Y2200 , O8 @$ J* d) h7 W! \
CPU          X9000  Y3100 * G5 r  E1 B; T  d& r
CPU          X9400  Y5300
* X8 w# x  E  @, a: Q# @3 a/ O
是不是这两种错误不会影响网络连接?即对PCB不会有影响?

点评

不会影响.可以改一下网络名,以防万一  发表于 2011-11-16 17:51

该用户从未签到

662#
发表于 2011-11-16 17:59 | 只看该作者
loveineda 发表于 2008-10-10 13:18 ; s+ u. }7 ~3 Z+ E( ?3 j0 v
初次使用PADS,出现如图中央的问题,左边的电容和右边FPGA不能正常连接!1 z9 ?& E! d; Z. q7 w) o
可能是我的走线比FPGA的管脚要粗 ...
2 I! N1 e  ]2 T2 S2 A
走线是粗了!导致安全间距不符合!所以开DRP是连不上的!关掉可以!但是最好改细点!如果是滤波的,你可以从IC引进出来细点,然后加粗!
7 c1 e% f" O& i4 Y' ^. e$ X1 y. s4 B7 j* _- b. Z

该用户从未签到

663#
发表于 2011-11-16 20:37 | 只看该作者
本帖最后由 jimmy 于 2011-11-17 10:19 编辑
: ~/ J5 a" v% u. [3 E
& Y. r; q& I  h& o0 t4 I* A, a4 q; S一般那些网络需要包地,那些线要等长,数据线是否都有要求四线带1 地,
) x8 [1 t) f& v$ D6 C& W: H这方面是否有详细的理论解释?
. E! E$ c, F0 T+ Y( k" x+ B如果需要包地,应注意那些事情,比如地线线宽是否有要求等
; g: L& _: T4 e6 G2 U
- Q- ^% ~5 ]: U3 g8 C% [0 mjimmy回复:
- h" j% y! t% Q3 ^. d1 r# `) H9 q  M! ~, h+ @+ G+ V
1,时钟线,高速信号线,差分线,模拟线有空间的情况下需要包地.
6 T9 X: E% S. ~. d: l
2 I; W: [% z# z# b# P2,有时序要求的线都要等长,如存储器的数据线,地址线,还有其他的并行总线.6 u& \! J+ q# W$ s

$ P9 a- u- J1 w* u ( ]; ~! Y! G  e* I( [' X0 A& D

; l6 _0 k  d' @1 y. g另外,你指的数据线要求四线带1地是什么意思?) K0 o: O- M0 p& W! A5 k

- y  P1 @; N) Y3,如果需要包地,包地线的线宽最好在注意包地线离被包线的间距最好做到20mil或3w以上,然后包地线上要按一定的间距(100~200mil)打地过孔,以达到立体包地的效果.如果没有办法做到立体包地,还不如不包.只需要将线与线之间的间距拉开至少3w就可以.# S: @3 C. B; }( B
8 K, b1 j. f- F6 W  m" @
- T( v1 q0 N( ]( _

该用户从未签到

664#
发表于 2011-11-16 20:57 | 只看该作者
我做了一个封装,网络表显示有连接,但是一导入pads后,发现电源脚没有任何线连接上去,这个是怎么回事情?难道封装的原因?

点评

无图无真相.  发表于 2011-11-17 10:22

该用户从未签到

665#
发表于 2011-11-17 09:22 | 只看该作者
jing 发表于 2011-11-15 19:40 / {. V' u2 O+ a  Z: L2 l/ E
大家好    我想请教下  pads layout 中如何用铜箔  写字呢       我修改别人的一块板子  pcb版 ...
8 {: L, q+ {- @1 O& q5 s- y
[attach]46133    不知道这个附件你能看到不    就是铺垌上的字的笔画部分是镂空的   
4 M1 g% @* |4 C  ^2 _4 x, P. S: [" b  R4 I8 N% j/ y

+ X" W2 ~2 u  n7 q/ ^
7 h7 j, Y$ I( x3 S- S: l9 V# O" h顺便再问下   在布局中   创建族  有多大的意义呢        辛苦你了    谢谢啊               {:soso_e160:}

铜箔字.doc

46.5 KB, 下载次数: 37, 下载积分: 威望 -5

点评

打开后显示乱码/  发表于 2011-11-17 10:22

该用户从未签到

666#
发表于 2011-11-17 13:35 | 只看该作者
jing 发表于 2011-11-17 09:22
9 [3 r2 S" M1 G% p) u7 N$ t2 z[attach]46133    不知道这个附件你能看到不    就是铺垌上的字的笔画部分是镂空的   

' I% q& y& n& I7 v! J我是新手学画PCB呢    今天在书上看到簇   练了一上午   没觉得多大的用处   你能指导我一下学习的方向吗? {:soso_e100:}   

点评

簇没什么实际的用处.书上的只是详细给你介绍一下菜单的使用,无任何实际的指导价值.多向身边的PCB设计师交流和沟通.  发表于 2011-11-21 11:10

该用户从未签到

667#
发表于 2011-11-17 19:03 | 只看该作者
求助楼主:router中set width如何自动出现上次设定值?
  v% k+ |* t2 z7 Q! v- n打开pads router,拉线,键入W,出现线宽设置小窗口,在"set width"后面输入线宽值,比如“5”,回车,则当前的线宽被设置成“5”。% h* W' Y% E( L
再次键入W,则"set width"后面自动出现上次输入的值“5”,不必手动再输入一次,直接回车即可,省了不少麻烦。
) r2 Z( e: V4 l1 x+ ~* c5 p+ p 悲剧的是,有时候键入W,它不出现最近输入的线宽值,而是一片空白,像软件刚打开时一样。- s  Y0 G8 M- r* X
更悲剧的是,我在另一电脑上,新装pads9.3,从来就不出现最近输入的线宽值。老版本在这个电脑上现象相同。' f5 Y  |/ |0 @" z1 Y. W
请问这个现象如何解决?6 t7 w2 |/ o% Q9 F
多谢!

点评

没用过此功能.  发表于 2011-11-21 11:13

该用户从未签到

668#
发表于 2011-11-17 21:09 | 只看该作者
gui_qu 发表于 2011-11-16 20:37
7 y9 f  r7 D% P一般那些网络需要包地,那些线要等长,数据线是否都有要求四线带1 地,9 y0 s  J7 d' i2 q5 C( B+ ^4 O
这方面是否有详细的理论解释?
; T4 c+ p: W8 F& o如果需 ...
7 b8 C; r$ v4 k$ l- q
非常谢谢jimmy回复,: A6 Q0 m7 y4 H$ ~
% |, ]! R9 }6 ?+ E

% q" R' U+ y* K2 j; ^( l0 U4 s2 s2 S! R' m8 C+ }' u& ?: F8 g
另还有些疑问.请教.# H& B) u2 [" b; H7 m
1.包地原因,主要针对易受干拢的信号 ,还是针对易产生干拢的信号?或都是两种信号都要进入包地?8 u: }% L* b; z: T$ G! N. _, f
2.等长知道是时序要求才做的,但对那些线有时序要求,有时分不清,
% y; J$ t. q1 ^7 h: B  a 如DDR的数据线与控制线是否要求等长?
2 X3 c2 c; d1 j% f% L5 F9 N" N地址线与数据线是否要求等长?
/ h1 n3 ]# _5 t: r3 ~$ E9 v或者是只要求成组的数据线等长?
9 [3 ?8 m( T$ H+ d5 V! E又或者只要求数据结的高8位等长,再低8位等长,高位与低位不等长?,
5 N  \5 E" x& @8 Q* p7 ~7 t) W+ f( h8 g: m4 {
另还有一重要问题,5 U- \3 t3 _9 E+ I% o  i) o
通俗的说多少M频率的数据信号有时序要求,如是400M,800,还是1G.?
4 W5 B/ K6 W7 J( M# g6 o7 M+ |! F+ M) c
一个实际的问题,如DDR数据线,最长的那根线有800MILS,但大多数线在400以内可以走通,
7 q1 S8 p( p  T2 X, J* i% y如果频率是800M,这个时候,走等长好还是不走等长好?
) p; x: r' q  d* S$ R& h" |
1 \5 Z7 T! I7 W6 |8 c6 N另对于双DDR,或多DDR,如何等长?: B) E9 @& }1 j" R5 f% V

/ p- T6 j) L0 f, F0 g3.以前经常有听到较多数据线时,如16根时," u/ E, u5 g0 ~  r
走4根线时要走一根地线,不要16根同时走,不知道是否正确,不知道具体是如何要求的?
: U7 J* v- J. A
- g7 V' t( K6 f  i+ y1 y) ]# E% `& S, P9 b% T3 E3 V' k  Z+ y/ S
# S- d! J1 ^8 _$ e: G3 D
2 K# p6 t% o0 [+ ~3 O

该用户从未签到

669#
发表于 2011-11-17 21:11 | 只看该作者
gui_qu 发表于 2011-11-17 21:09
' U1 s- }9 u7 q9 y非常谢谢jimmy回复,
( Z2 T9 E% n2 `, c# m' z4 y
再次麻烦,有些不好意思,- d! P7 R$ o. D. a+ `1 r: f
但还是...........................
/ d# g" Y6 H$ b1 \0 f1 M非常感谢.

该用户从未签到

670#
发表于 2011-11-17 23:14 | 只看该作者
Jimmy 大哥:
) s5 |" O  e! d* `     你好,上次有看过你写的一篇关于《PADS Router 如何设置快捷打孔》的文章,0 H/ f! U$ _8 M1 a* Q$ f! }
我也照着你的MCR文件 改成2层板的,在Router里是可以实现双击鼠键打孔,
' F( H: {5 F, K+ @" U不过,现在碰到一个问题,想请教下你:$ h* H, x" `/ |  p  r
    我按数字键1,孔类型改为“Current Via Type is set to Via1”  ,打的孔也是Via1的孔;
+ u. i- Q6 S* N& f我再按数字键2,孔类型改为“Current Via Type is set to Via2” ,打的孔却是Via1的属性的孔. C. o' o; j1 b' t
不是我要求的,除非改下面的地方才能打Via2的孔 “Design Properties\Via Biasing”只保留Via2的勾 才行(开始下面这里全是勾上的)。* E5 c- j' O" M: t" N
         
) b# l2 F$ `4 M2 `2 r9 {0 h5 B+ p1 q9 }0 ^$ N/ L
呵呵 说得有点哆嗦了,麻烦解答下,谢谢了!{:soso_e100:} (附上MCR文件) $ b. x8 @7 W. r' C

2层板实现快速打孔的问题.rar

58.69 KB, 下载次数: 20, 下载积分: 威望 -5

点评

同时双面板不需要设置为埋盲孔.  发表于 2011-11-21 11:16
你设置了钻孔层对了吗?  发表于 2011-11-21 11:12

该用户从未签到

671#
发表于 2011-11-18 14:36 | 只看该作者
版主   我进行电源分割时老出现 all  corners must be within the plane area polygon   这个错误  怎么回事呢???   O(∩_∩)O谢谢咯。。。

点评

键入w 5后再重新进行划分.  发表于 2011-11-21 11:17

该用户从未签到

672#
发表于 2011-11-18 14:53 | 只看该作者
jimmy 发表于 2008-12-4 19:38 8 W( \7 @1 b2 y7 P8 f
主群已满,请加分群

8 M' n9 [/ f& G2 L& t群主,分群多少,交流学习!{:soso_e181:}

该用户从未签到

673#
发表于 2011-11-18 17:06 | 只看该作者
happybo2011 发表于 2011-10-29 13:55   ?5 e4 B& m. N: B! D
为什么我的PADS2005 SP2 导出gerber后就直接打印图纸了。怎么设置不打印

  c( \0 Z" \; Y& T4 p0 i6 G5 G- j我按照i你说的改过来了,还是不行,老样子,导出gerber后就直接打印图纸了。

点评

被你设置成了print.  发表于 2011-11-21 11:17

该用户从未签到

674#
发表于 2011-11-21 09:53 | 只看该作者
在改板时,如何删除地网络的过孔,(被保护了)/ v7 C0 J+ J5 i9 B! |: p
现在的做法是选中一部分,打开属性,去掉保护,再删除,
, X7 _; g8 c  Z9 }. i问一下,有没有办法一次把地网络的过孔性全删除?

点评

先取消保护,再删除/  发表于 2011-11-21 11:18

该用户从未签到

675#
发表于 2011-11-21 10:25 | 只看该作者
我设置了四层板 然后在top层继续拉GND线,然后打孔 为什么这个时候会报错!

1.jpg (656.66 KB, 下载次数: 7)

1.jpg

点评

https://www.eda365.com/thread-62918-1-1.html  发表于 2011-11-21 13:40
这不是错误标识,这是负片层连接标识.  发表于 2011-11-21 11:18
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2026-4-19 13:53 , Processed in 0.125000 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表