找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

661#
发表于 2011-11-16 00:48 | 只看该作者
请问楼主:
1 s5 F( T  w# f) S- CECO TO PCB时提示错误:Dangling Connections without a Net Name
# _# P4 X! L1 D' V4 {2 S' k% ^! ^
9 t) y' W5 G& g_WR' Y) @9 b3 J) V/ ]$ d
CPU          X2500  Y4600 , t8 y6 ]# D  R) t) ^- E

: W1 U- D6 e6 U: y0 w) H$ P& IDangling Connections with a Net Name
& w; o) @* w8 I5 B; P6 I) _4 U# m4 k. I% F. H' [8 |
_CS_RAM
" H" g- O, Z3 V% Y- y, q" E0 z4 L) K+ hCPU          X6000  Y2200
8 i( U6 U. x5 B7 |$ ~1 ~; cCPU          X9000  Y3100
' Q' H: P6 G9 N) s8 V( gCPU          X9400  Y5300
- `! h$ m  y& ]( B$ W, B8 k1 f' s0 J
是不是这两种错误不会影响网络连接?即对PCB不会有影响?

该用户从未签到

662#
发表于 2011-11-16 17:59 | 只看该作者
loveineda 发表于 2008-10-10 13:18   Q5 s9 @! k: t! ^4 E9 S
初次使用PADS,出现如图中央的问题,左边的电容和右边FPGA不能正常连接!
8 ~& Q5 P7 T# a% b7 V5 I可能是我的走线比FPGA的管脚要粗 ...
7 b$ P! Z" ?& x! D* o' F
走线是粗了!导致安全间距不符合!所以开DRP是连不上的!关掉可以!但是最好改细点!如果是滤波的,你可以从IC引进出来细点,然后加粗! , E: S6 y; Y* ?  n' n2 W

9 _) q  e) p. X% ^8 S" X

该用户从未签到

663#
发表于 2011-11-16 20:37 | 只看该作者
本帖最后由 jimmy 于 2011-11-17 10:19 编辑 * |  l' v( C/ m7 i+ `
  Z% [( i- p- A# \3 p/ I
一般那些网络需要包地,那些线要等长,数据线是否都有要求四线带1 地,
/ h: o8 }8 r7 X这方面是否有详细的理论解释?
) [, _' A, V# e$ @如果需要包地,应注意那些事情,比如地线线宽是否有要求等 ( ]1 n% V  R. E2 s
9 Y/ z% x$ @7 L; G% f
jimmy回复:# u1 {) D+ e6 v  S" Z
6 Z5 L9 u! Q" O3 T. h, N) n; Q& O
1,时钟线,高速信号线,差分线,模拟线有空间的情况下需要包地.
* @  S3 S" m" {( D% w6 c) H  a( s' N  {$ x( t& K6 r6 E8 [( N+ R  [
2,有时序要求的线都要等长,如存储器的数据线,地址线,还有其他的并行总线.
& E- A+ ]8 u! |- ?
7 Y0 I; c& W; F+ s  e
( Y1 S1 W! n' N1 C# ]
/ P$ W4 k; B% F; ~; c$ {另外,你指的数据线要求四线带1地是什么意思?
% R: A1 c7 ^6 X4 I1 }/ S6 P* P+ {+ T* r* [4 x2 E
3,如果需要包地,包地线的线宽最好在注意包地线离被包线的间距最好做到20mil或3w以上,然后包地线上要按一定的间距(100~200mil)打地过孔,以达到立体包地的效果.如果没有办法做到立体包地,还不如不包.只需要将线与线之间的间距拉开至少3w就可以.  ?; \( `) b# u: R1 u
/ e4 t: w9 h1 X0 V
0 f( }" X4 H" I" l; I( E

该用户从未签到

664#
发表于 2011-11-16 20:57 | 只看该作者
我做了一个封装,网络表显示有连接,但是一导入pads后,发现电源脚没有任何线连接上去,这个是怎么回事情?难道封装的原因?

该用户从未签到

665#
发表于 2011-11-17 09:22 | 只看该作者
jing 发表于 2011-11-15 19:40 / V" \8 {. X+ o0 x4 w; j: `
大家好    我想请教下  pads layout 中如何用铜箔  写字呢       我修改别人的一块板子  pcb版 ...

* M' ]. X; t" c5 a- q, J[attach]46133    不知道这个附件你能看到不    就是铺垌上的字的笔画部分是镂空的   
: z7 W, I& \/ ^3 O* ?4 A' k/ E! G0 F2 q, R% ?/ O

7 {. L6 n, V; ~, A( Q( L" e" l2 S
1 Q; U; X/ M2 J" r0 E8 ?7 d顺便再问下   在布局中   创建族  有多大的意义呢        辛苦你了    谢谢啊               {:soso_e160:}

铜箔字.doc

46.5 KB, 下载次数: 37, 下载积分: 威望 -5

该用户从未签到

666#
发表于 2011-11-17 13:35 | 只看该作者
jing 发表于 2011-11-17 09:22 7 q; x, S5 X0 b) h
[attach]46133    不知道这个附件你能看到不    就是铺垌上的字的笔画部分是镂空的   
6 S5 g% v) B1 p4 \9 [+ B# W1 n
我是新手学画PCB呢    今天在书上看到簇   练了一上午   没觉得多大的用处   你能指导我一下学习的方向吗? {:soso_e100:}   

该用户从未签到

667#
发表于 2011-11-17 19:03 | 只看该作者
求助楼主:router中set width如何自动出现上次设定值?
  c3 O+ G* q0 ?& e7 ~: m' W  f打开pads router,拉线,键入W,出现线宽设置小窗口,在"set width"后面输入线宽值,比如“5”,回车,则当前的线宽被设置成“5”。
) \  D4 B  l" c8 s+ F 再次键入W,则"set width"后面自动出现上次输入的值“5”,不必手动再输入一次,直接回车即可,省了不少麻烦。
/ a# Z; z, b1 z 悲剧的是,有时候键入W,它不出现最近输入的线宽值,而是一片空白,像软件刚打开时一样。/ V$ D' }- D/ d8 d4 S
更悲剧的是,我在另一电脑上,新装pads9.3,从来就不出现最近输入的线宽值。老版本在这个电脑上现象相同。4 D/ X: q/ a6 G& e: T! t, ]
请问这个现象如何解决?
8 C' r6 f# F/ s. Q) \& ^; x  T多谢!

该用户从未签到

668#
发表于 2011-11-17 21:09 | 只看该作者
gui_qu 发表于 2011-11-16 20:37 2 v4 {* A* W0 w: I0 V  ?: r
一般那些网络需要包地,那些线要等长,数据线是否都有要求四线带1 地,
" y6 d: b( Q$ `. {. c  Y( h这方面是否有详细的理论解释?3 `5 y# H2 r0 P2 N" G/ n* |; B# a
如果需 ...
. O: V2 J, r- k: k4 f9 R
非常谢谢jimmy回复,
9 @  z. M. j# g  e  p3 ~; }1 O3 M, P, B& E
) D% I# Q3 X0 h; L' W3 p

- j( l' P2 b7 z4 g; g, R  L1 J另还有些疑问.请教.
9 M+ m+ x8 N! i1.包地原因,主要针对易受干拢的信号 ,还是针对易产生干拢的信号?或都是两种信号都要进入包地?) i4 h) U9 D# T6 X
2.等长知道是时序要求才做的,但对那些线有时序要求,有时分不清,  k1 m: L+ b. d( g( j  B
如DDR的数据线与控制线是否要求等长?9 l* L; Q& e7 Q; Q& A
地址线与数据线是否要求等长?& K* {1 U1 A. e$ b
或者是只要求成组的数据线等长?
, r9 o" }# M1 c. B又或者只要求数据结的高8位等长,再低8位等长,高位与低位不等长?,
( v0 l4 s7 p% u  v
1 S, [0 E' ^! r! \6 t; M另还有一重要问题,5 f" [/ g. Q1 ?* [
通俗的说多少M频率的数据信号有时序要求,如是400M,800,还是1G.?
) N) i- I8 Z4 {* v3 U5 x" K% \0 X, g" q0 z3 S6 G
一个实际的问题,如DDR数据线,最长的那根线有800MILS,但大多数线在400以内可以走通,3 u; v* e7 ^- N( O  d& t# w
如果频率是800M,这个时候,走等长好还是不走等长好?$ ?9 S8 \! O4 r3 Q- S. ~

/ m1 i4 N& c8 ^/ }另对于双DDR,或多DDR,如何等长?
$ r  o$ g; u0 ?! y& U1 ?3 u# w) s( @5 j* O
3.以前经常有听到较多数据线时,如16根时,! H% q/ }, o- n' N2 @/ k4 K& x+ A5 O
走4根线时要走一根地线,不要16根同时走,不知道是否正确,不知道具体是如何要求的?
" `; L! V9 n- ~3 z0 s4 W. C, V/ M/ N; h, Y! u8 p
3 ~' M. ], d" ]- [; p
0 |" A( H7 g/ D$ f
; w) v& b+ ?5 Y$ Q, z; I5 W

该用户从未签到

669#
发表于 2011-11-17 21:11 | 只看该作者
gui_qu 发表于 2011-11-17 21:09
# v& {( p5 ], J, ~5 x9 N非常谢谢jimmy回复,
/ ]) t# O" w1 Q# ]3 ^; ^
再次麻烦,有些不好意思,
* g# G, H' S, q- j" n% l5 Y但还是...........................- ^! t* T8 s& N* t2 `2 T. k4 c
非常感谢.

该用户从未签到

670#
发表于 2011-11-17 23:14 | 只看该作者
Jimmy 大哥:6 i) d3 d3 J6 c* ~3 m& s( t9 Q
     你好,上次有看过你写的一篇关于《PADS Router 如何设置快捷打孔》的文章,' h  W* J- ]0 S" F
我也照着你的MCR文件 改成2层板的,在Router里是可以实现双击鼠键打孔,
1 s2 I/ p. r6 J/ ]不过,现在碰到一个问题,想请教下你:- ]9 V  s- E  d" J5 k/ O
    我按数字键1,孔类型改为“Current Via Type is set to Via1”  ,打的孔也是Via1的孔;& E+ x) R5 p6 T5 w6 n4 y* L
我再按数字键2,孔类型改为“Current Via Type is set to Via2” ,打的孔却是Via1的属性的孔
  H. ~2 D: e, d* a8 _1 Y, I' [$ ]% J1 r; b不是我要求的,除非改下面的地方才能打Via2的孔 “Design Properties\Via Biasing”只保留Via2的勾 才行(开始下面这里全是勾上的)。
0 F5 r5 E( {6 p: K: Q         7 A7 L0 D+ a4 C& i3 j5 c2 u7 Q9 |

! G2 G8 W: T2 Q  r1 V呵呵 说得有点哆嗦了,麻烦解答下,谢谢了!{:soso_e100:} (附上MCR文件) $ N  H! R( I" u8 o

2层板实现快速打孔的问题.rar

58.69 KB, 下载次数: 20, 下载积分: 威望 -5

该用户从未签到

671#
发表于 2011-11-18 14:36 | 只看该作者
版主   我进行电源分割时老出现 all  corners must be within the plane area polygon   这个错误  怎么回事呢???   O(∩_∩)O谢谢咯。。。

点评

键入w 5后再重新进行划分.  发表于 2011-11-21 11:17

该用户从未签到

672#
发表于 2011-11-18 14:53 | 只看该作者
jimmy 发表于 2008-12-4 19:38
$ W$ w' f! Q0 Q$ L3 P1 g- D8 |主群已满,请加分群
) k  R4 L) ^5 A: S; e; n
群主,分群多少,交流学习!{:soso_e181:}

该用户从未签到

673#
发表于 2011-11-18 17:06 | 只看该作者
happybo2011 发表于 2011-10-29 13:55 * a$ I/ B) R; E8 _2 o. w
为什么我的PADS2005 SP2 导出gerber后就直接打印图纸了。怎么设置不打印

, k. v4 w( L% P, w% f我按照i你说的改过来了,还是不行,老样子,导出gerber后就直接打印图纸了。

点评

被你设置成了print.  发表于 2011-11-21 11:17

该用户从未签到

674#
发表于 2011-11-21 09:53 | 只看该作者
在改板时,如何删除地网络的过孔,(被保护了)
1 S1 [5 R3 C( K% Z1 i现在的做法是选中一部分,打开属性,去掉保护,再删除,4 t& J- l# a2 U( a) _4 ~
问一下,有没有办法一次把地网络的过孔性全删除?

点评

先取消保护,再删除/  发表于 2011-11-21 11:18

该用户从未签到

675#
发表于 2011-11-21 10:25 | 只看该作者
我设置了四层板 然后在top层继续拉GND线,然后打孔 为什么这个时候会报错!

1.jpg (656.66 KB, 下载次数: 0)

1.jpg

点评

https://www.eda365.com/thread-62918-1-1.html  发表于 2011-11-21 13:40
这不是错误标识,这是负片层连接标识.  发表于 2011-11-21 11:18
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-19 21:02 , Processed in 0.125000 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表