TA的每日心情 | 开心
2023-5-11 15:04 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
布线篇：
7 |1 T! \( P( Z& M* q5 P# C& {8 }! U8 e$ `+ x \9 m
1：穿越0603，这个pci的rest信号，为啥有时电脑会莫名重启呢？先看看他们的rest是怎么layout的。9 E3 @1 C! m, h* q5 Q8 d! V
& D# r. p9 h1 T
6 r3 e$ G; c# C3 u- F: v. m6 P7 a4 o, l0 D! r8 G
2：T分歧是无法避免的无奈选择，但也不是下图那样做的。3 L% D- ?' V4 Q7 \/ {8 W6 N
8 m9 A; b) _5 Y' `& x: j# q
# i7 _( T! }) {( [0 ]
) N, J( \9 W$ a( K) s! ~; ^
2 l+ |8 e* ?: c) B; Z( H8 T3：电源部的电容，被如此穿越。) i* `7 B8 g( m, I
此类电容一个比较热，另外电源和信号互相影响，即便有时影响可以在容忍范围内，在layout上却是可以做到最优化布线。! J. w$ m8 I: Y! }/ \) B) L; u
. {# H- u9 u& Z5 e
. h+ T; k q% A. C/ d8 i f; X( e; i' }+ I8 x! F
其实空间很大，为何要一定要从下面走，还要贴着管脚2 p5 B( i- V: r/ Y
@! I" r3 e2 d) Y
) A V0 B% }) \$ l& e2 X$ A/ ^5 p
7 k+ X$ N% D. H* i8 v( J4：BGA中出线，不在pin中间，其实constrain设好就ok了，道理就不说了。
0 [: D3 @8 w8 C9 V7 f1 K; G# G2 w! D$ l5 N9 G L
+ D9 m0 x- I, B7 Z1 _& ?7 C& r
% V+ w" W) b3 G; O4 V5：可优化的差分布线，差分包地还可优化完整。
' }. S6 m4 X/ ]
: H+ O! T$ t8 w
) K1 i; o: [! a& i: N
1 A' W1 @$ @! z& y( M E7 z
6：出焊盘锐角以及同级DRC，pair能做到对称出线最佳。
2 z0 G$ a6 o0 ]. _( M6 m" m4 h4 [) v7 u1 P
# Y4 i$ h& O r Z4 W
" d4 x) h& g; z8 ?7 H7：不知道为什么很多工程师没有check dangline的习惯，虽然有些躲在焊盘里的dangline不会造成影响，但是alllegro的这个功能还是能帮助我们找出真正的问题点。/ E2 {2 l7 v% s6 _; C& P# W5 v
; t# A8 M& |/ \0 _6 u
3 n: G/ u1 l) Z, R/ A
, R+ c* t1 U; K/ J. L$ o3 [* o1 _8:打的过远的地孔（蓝色线），可以就近打，bottom的bus绕开。当然还有电源信号穿越了那个三极管。
# T. x; t' Q, D x1 k2 Y( ]
: M1 |1 Z! W3 L& l% r. Q; J d
* a3 P: m' {7 X. C" B2 K1 i9 q/ i. q! X: ~3 \8 l n8 W3 v
9：(前一项的bottom视图),gnd via 就近打孔，删除多余的conner,也是layout布线优化的一部分。
9 G! \) ? [- B$ v+ z1 j
- o0 j" G# u; Q7 i q; Q w
! y4 [# P' z. `# ?% J! N& F0 C, [
( X A9 H+ f1 o( v3 ^
细节的处理体现出layoout的基本功，因为细节无处不在，体现出layout是否有良好的习惯。在高密度设计，这种坏习惯可能是致命的，会浪费很多宝贵的空间。
( f' ?( ^# u. c( Y9 S0 s& G- a为什么出焊盘的via从来就没有能打正的。6 c% }' S0 Q+ N$ [: p% }# p3 q- N
% G. X% P$ \$ V2 G; ?7 B& N
( m J# H7 s7 K( d$ \4 M2 Y9 M' r$ p1 z( p" X+ U8 u
10：cline与shape互连时要小心，不要制造锐角出来。
2 h( {0 n% Q) j* g1 @2 q% C, S% ^( w6 K- f; j! x
- M% w# o. L4 k$ }0 k7 o& [! o
) D; r4 j/ P2 ]' l2 d9 r% V
11：lock off的线，不是问题的问题，也是check中需要修正的一项。, w# ~% D$ {6 |; P. P- z/ [4 z6 p
1 @/ I) n( }/ ?) o! u: I
$ C2 I6 \4 s1 M9 e# g设置篇：
% U# n0 t$ U/ H! v5 |% x7 Z, E0 z7 A: l( Q7 z, b5 P: [
1：一个正确的constrain设置会帮助你迅速的定位到问题点，如果一个错误的设置意味着什么？) ]' W Y& E1 U% E' X8 [
5 X8 o# d9 i+ q( v* S相关的constrain area,没有在相关的design rule找到设置，那么assignment table设了还有什么意义呢？
8 i# S5 V+ n u+ y5 A* x/ LNET_PHYSICAL_TYPE = PWR
6 b% y0 x" c+ lNET_SPACING_TYPE = BGA
0 ^. R5 e" a8 j" I1 q. O8 Z+ b) ~
# C3 @1 O! y* x% D6 F6 E" h G0 {' H' M; _0 [- r( ^. t
" c- G& s) p; v/ ^1 j$ w }; B. T: U3 R& h% d
2：layout可以选择给自己添麻烦，或者让自己随心所欲，但是往往牺牲的是性能，在空间容忍的范围内，尽可能的拉大间距，比如via&via,via&pin,power&signal等，可以给制造，焊接等多方面减轻负担，也是减少窜扰的一种方式。至少schematic来找你的时候，你可以理直气壮地说，我的layout做到最优化了。
$ C5 x7 U1 }4 S3 X* ` n. j1 M
& ^4 @ y2 {0 d# R: b6 O
0 j7 x) r9 {; o; K: \
4 d9 z4 Z1 s5 A" G6 u* ~3：placebound top/bottom的作用，就是帮你在布局时指导你的间距，即便有的时候，你所认为的DRC是可容忍的，例如C94。
4 u( s+ \. h3 B8 K. k' I6 O. b/ P但不意味着其他的器件就有资格去穿越这个道德底线，造成的后果是layout无视此类drc,从而r268,r266的情况出现了。
1 |- e) l5 ]& y' Z: b* t3 Z0 x
( _& g# p6 m; V$ O% W
" S* m- Y2 {+ n0 K6 w
2 {6 P9 n, z: W8 Y4:4个方向放置的带极性电容8 v! H2 n4 ?* a
这个的解释可能比较牵强，就是在做贴装的时候，4个方向放就只能人工做，如果2个方向放就可以机器作了，但是有很多设计两方向放置的要求。我也不清楚真实原因。8 j1 o' r& X* Q- ]2 a
P2 \3 H+ ^& D, J# q4 ]) n# [* o
; w4 }5 l; I3 G; E; d) H
; ?" ^/ G# `9 R- [" ]4 b
丝印篇：2 g' r8 F$ Q! L* A
这个是具有争议的内容，因为不影响性能，不同的公司有不同的要求，当然很多是没有要求。6 w! `, e! }, f B
我受过的教育，对于silk的具体做法是有具体的规定的，也许从silk的放置，可以看出这个工程师做事的细心程度，是否能做出完美的设计。" e/ f2 d. s' I, t; }- L5 O
* S! [& o% b7 a( w1：silk被设置成了0线宽，虽然在出gerber的时候，可以变成带线宽，但我不知道对做silk有什么帮助，（很遗憾，我现在公司的silk text也是0线宽） A! I" G0 y! B* K8 Q' Q8 U7 a
2：silk 文本和器件丝印相叠3 e1 v3 T6 i1 B C
3：silk文本被via的drill打断。
# X- O6 I+ C' l6 a7 ]% X( a
! j* K- d8 P" r% l
9 c' d# n9 ^- |& [/ K4 k: @+ b0 Z, l/ D% N9 D
4：叠在焊盘上的丝印6 v6 P9 ^& ?& F4 s/ }6 V
0 C# _+ `. Y/ [* r" T; t6 U
7 g3 i, ~: s3 Y
& a( [4 l7 y$ [0 S+ ], r5：竖器件，横放丝印: k! \! ?1 v7 ]
" ]2 z, _9 t4 y/ x+ D
, T0 c. c. b- i, \5 p( r: ]
6 ]/ E. ?. j: f5 d( R; u6：没有摆正的silk名字（有空间的）
* u% T/ E) u& z7 c0 H
( b9 y/ F2 B v
9 D( Z, |$ e9 {" n$ m/ u. _
# r7 m v s7 Q% `: X4 L; F) R+ A9 f
7：没有放齐的silk文本,如果用大格点放就能放齐的
# P' S0 S- e- @3 ~# B
8 s4 ^. \+ y4 Y
! `& d1 d3 d0 d% ?
C& s' E2 H0 ?& g. W; y7 X% V% [8：silk文本相叠，需要考虑到最终的silk其实是有宽度的1 d4 T7 y' ^9 \6 R8 I* c& {2 m
9：尽可能减少辅助线，从而做到美观已经言简意赅的表达。& e0 G5 h: v2 ]( |4 G2 w! Z
2 S1 x8 A9 q9 a0 q2 E7 G7 ]# x, A
1 _$ U4 S5 J8 M2 t4 K0 o9 q- d[ 本帖最后由 cmos 于 2008-3-28 14:09 编辑 ] |
评分
-
查看全部评分
|
[复制链接]
发表于 2008-3-26 14:55
/1 
发表于 2008-3-26 14:30
收藏
淘帖
支持！
反对！
楼主
。