TA的每日心情 | 开心
2023-5-11 15:04 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
布线篇：& A8 o5 k& ?3 K% N$ c" h
: C. T) p% m5 `5 Q- d+ B1：穿越0603，这个pci的rest信号，为啥有时电脑会莫名重启呢？先看看他们的rest是怎么layout的。% @3 K; ^$ E/ [) s7 J0 b
, { H; E; g+ s2 i
: h5 G- }- q' j
2 t% S: i+ B' |+ k- G2：T分歧是无法避免的无奈选择，但也不是下图那样做的。
& l; N$ h, R% Q
6 G) C! H9 s. b! [! U. s* V6 B: P% Y$ x7 ^' y) P T# X
, l- b t U. C' i5 p" F% Y5 V1 f2 l5 P! s# x3 Y! q
3：电源部的电容，被如此穿越。3 T: l( `1 g1 Z1 u( s
此类电容一个比较热，另外电源和信号互相影响，即便有时影响可以在容忍范围内，在layout上却是可以做到最优化布线。# c, s( x0 m! G# ^, }+ n- x: C
3 ^. C' j: e# o1 R
5 t9 `! p# f# n `( ~8 ]: b$ M8 O) J8 H6 l' W# t! h
其实空间很大，为何要一定要从下面走，还要贴着管脚( p. w# ^9 }* B3 m
6 p: @$ Q6 J( L1 B
% C( ?9 b* f# G* C3 P
5 K3 k9 {% c" ?2 p4 B8 M+ Z
4：BGA中出线，不在pin中间，其实constrain设好就ok了，道理就不说了。
* a, X" x* c t7 i8 _6 O! E j ^* c! ^0 K9 `, w) Y
: x: J G/ g D5 `2 E" E$ H* U6 I# {5 R7 M+ p Q0 h
5：可优化的差分布线，差分包地还可优化完整。% ]9 c4 c D# Q: Y: U2 }/ r
. ?- W: A: E- V$ X: ^
Q& {0 O u: V
$ x8 R9 t5 X. J, `4 r6 X8 R7 ~# l
6：出焊盘锐角以及同级DRC，pair能做到对称出线最佳。3 h9 n$ @% j+ b# R4 l* c% H
5 Z3 l+ H! k. T- l# h, f# V1 I
& ^3 }$ E7 x4 w- R7 k. O: w
/ k# Q* _2 X# }7：不知道为什么很多工程师没有check dangline的习惯，虽然有些躲在焊盘里的dangline不会造成影响，但是alllegro的这个功能还是能帮助我们找出真正的问题点。
. j! m M( b1 {# L8 g c) \
8 O! y4 L' i0 l
; O! l" L' f. n; E! [5 t5 b
* A* P$ a5 o7 ?( q5 O5 ~* }" N1 p2 A
8:打的过远的地孔（蓝色线），可以就近打，bottom的bus绕开。当然还有电源信号穿越了那个三极管。; V4 f7 U/ y& o7 x
) N( y; w6 N% b1 A, b3 K; q- {
4 e! c& r4 `% n! T& S+ x* n2 ?0 B0 v; y: Y: X: y# q+ {# M
9：(前一项的bottom视图),gnd via 就近打孔，删除多余的conner,也是layout布线优化的一部分。
+ F% k# z# P# V; z- ^0 ~! [$ `$ _ L* p. e6 V/ P
, G; D( u8 t9 D1 V
0 R6 N. i! ~3 B" g% @' F, L: @0 f* q
4 i& d* |( m2 ?3 x- V7 X& ^细节的处理体现出layoout的基本功，因为细节无处不在，体现出layout是否有良好的习惯。在高密度设计，这种坏习惯可能是致命的，会浪费很多宝贵的空间。5 o+ L" S5 w. S; c4 C$ p' f$ h0 n# |4 h
为什么出焊盘的via从来就没有能打正的。
0 } z, r$ l% F. o8 H, v4 b0 \* `5 N$ h# `3 {7 x
8 s3 ^( J% P; u1 |9 R( Y1 G4 }1 ]' q. o, j3 i+ T+ n3 k$ L, r
10：cline与shape互连时要小心，不要制造锐角出来。& A1 i8 u. \5 A c. J
4 m. \* f- e" C4 x5 `% o$ \
$ ~! e8 D6 w5 j5 W! o) Y
# ]$ X( i, v( W4 v, c! y
11：lock off的线，不是问题的问题，也是check中需要修正的一项。
1 F g4 m: Y5 b8 v6 u' L& v: ~, f/ {
8 I& N; B+ }2 a" O, S: q% [1 q" Q' q1 t6 Y6 y- G4 ~* E+ r; |
设置篇：
, u {* S/ j+ l7 I1 I8 X0 Y) p) t* m9 I
1：一个正确的constrain设置会帮助你迅速的定位到问题点，如果一个错误的设置意味着什么？8 r1 }, w. b; ^6 X2 ] s
1 |0 c! q- A' P ]# B) G5 f相关的constrain area,没有在相关的design rule找到设置，那么assignment table设了还有什么意义呢？* N; h/ t8 b! t% Y$ v4 t* {7 h: y+ n
NET_PHYSICAL_TYPE = PWR
2 p, l5 {9 k3 W, ?NET_SPACING_TYPE = BGA
8 s' W8 I2 I! n/ G( m' t
, N2 B0 k8 j4 y2 Q( x
% Z" j$ I$ M8 g
1 E' H: Z1 C9 b3 P a$ w+ g. H6 U
) f9 [( O" R% R- c9 \) {
2：layout可以选择给自己添麻烦，或者让自己随心所欲，但是往往牺牲的是性能，在空间容忍的范围内，尽可能的拉大间距，比如via&via,via&pin,power&signal等，可以给制造，焊接等多方面减轻负担，也是减少窜扰的一种方式。至少schematic来找你的时候，你可以理直气壮地说，我的layout做到最优化了。
" P6 p- J0 u! ?& p0 ?' U/ E( E4 h
0 b7 O7 m0 V1 V
6 a' d. h5 Z6 p4 k
3：placebound top/bottom的作用，就是帮你在布局时指导你的间距，即便有的时候，你所认为的DRC是可容忍的，例如C94。
% i$ w2 n& p5 S6 W但不意味着其他的器件就有资格去穿越这个道德底线，造成的后果是layout无视此类drc,从而r268,r266的情况出现了。. e9 S2 U8 ]+ o- x$ x+ _
+ r9 |$ {' s8 b7 A ~
6 q# Y9 M/ O) d& Q5 Q+ n) N5 v' \5 e& C' `/ n; r% _, D% f3 k' W
4:4个方向放置的带极性电容
- `3 _* y$ A: T" ]: E2 i这个的解释可能比较牵强，就是在做贴装的时候，4个方向放就只能人工做，如果2个方向放就可以机器作了，但是有很多设计两方向放置的要求。我也不清楚真实原因。
* I( W# `( @: u2 D' o( G: C/ i3 r" U; Y. U$ o: G
L# J4 F6 x$ t$ A; ]
) J) I* P0 J+ K0 q
丝印篇：2 k+ C) F: C+ n4 {# ?
这个是具有争议的内容，因为不影响性能，不同的公司有不同的要求，当然很多是没有要求。) G7 W8 p, _4 ^+ u. S. G b
我受过的教育，对于silk的具体做法是有具体的规定的，也许从silk的放置，可以看出这个工程师做事的细心程度，是否能做出完美的设计。) |4 {! O T4 ~* s, B. I
) |& S1 ^) C" g7 n0 O k0 b8 E' Q7 t
1：silk被设置成了0线宽，虽然在出gerber的时候，可以变成带线宽，但我不知道对做silk有什么帮助，（很遗憾，我现在公司的silk text也是0线宽）
4 o# \6 f, z" u% r: ~% H; {2：silk 文本和器件丝印相叠
7 ?5 W* M7 |* J7 s9 h4 X% r3：silk文本被via的drill打断。, ]- ?) {8 O- B; h5 C6 J
1 V9 q" y) p5 f
6 L3 \ o: }7 P) T: y: O
& [9 G; i5 r0 C" M# |
4：叠在焊盘上的丝印2 t1 |6 l$ ~3 ]
5 j I4 M# v, F* I, h. s
! w; w3 c1 m" p, A+ N
, ^+ I+ c0 ]. i4 t) n
5：竖器件，横放丝印
6 g3 \2 G- p! f% V' I* Y+ Q# c- Y! W! h N4 y. [
( W9 w6 C' J3 d0 ]0 |
/ ~3 o+ Z& n- I3 k* y0 i) h8 u3 ` Q$ o
6：没有摆正的silk名字（有空间的）' O4 A; K! x+ x! |/ a" F
5 a; c, ~! ?8 H0 ~$ e4 a
, t- e0 L4 J- P& G
. S4 j0 X) w2 L7：没有放齐的silk文本,如果用大格点放就能放齐的- _2 Q! G3 H) a" J. L$ V+ _
7 }" f- U+ t- m! v4 y
' R8 g |" X9 O1 P2 j4 V- j
! D0 o" p7 o" [8：silk文本相叠，需要考虑到最终的silk其实是有宽度的 R8 P- k0 M! z
9：尽可能减少辅助线，从而做到美观已经言简意赅的表达。; G0 A, T1 a4 v) h7 S% f& [/ \
7 t+ i+ E% z o5 Z8 W# z5 p- Z$ v9 D& m: a: ?. N* X
[ 本帖最后由 cmos 于 2008-3-28 14:09 编辑 ] |
评分
-
查看全部评分
|
[复制链接]
发表于 2008-3-26 14:55
/1 
发表于 2008-3-26 14:30
收藏
淘帖
支持！
反对！
楼主
。