|
|
1 第1章 常用封装简介 6
1 x4 [9 _6 _2 Y* e+ b3 g. Y1.1 封装 6, @, {( _" ^* G/ K' A) z
1.2 封装级别的定义 6
7 P8 C) V N! i; _1.3 封装的发展趋势简介 6
, N3 U6 e, O) C t5 A, z( v1.4 常见封装类型介绍 9, G$ P1 g: l3 f9 i
1.4.1 TO （Transistor Outline） 9
5 x" k3 [) N9 V1.4.2 DIP (Dual In line Package) 9
1 C* _( W w. T }1.4.3 SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package） 10
2 S* D1 J! L4 ^7 m0 D$ S1.4.4 PLCC (Plastic Leaded Chip Carrier) 11% D6 H$ @. ^2 U
1.4.5 QFP（Quad Flat Package） 114 z- p! C) I9 s- d
1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
3 N8 y" Q9 c0 r1.4.7 Lead Frame进化图 170 v Q D4 m6 ^
1.4.8 PGA(Pin Grid Array Package) 17
4 d! ^& |' O6 `" Z5 Q/ u. f M1.4.9 LGA (LAND GRID ARRAY) 18 U' J* z6 ]$ O
1.4.10 BGA(Ball Grid Array Package) 188 H' w1 D9 ~) s& e' p% z
1.4.11 T BGA (Tape Ball Grid Array Package) 19
3 [; }; |. o* ~6 ^' k: M% ~1.4.12 PBGA (Plastic Ball Grid Array Package) 20
9 r( q: {6 ~0 H9 ?/ R! F* \1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21/ b' O/ @3 r0 F* K4 Z0 e" J
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
7 l( s2 `; |* `4 f) k1.4.15 WLCSP（Wafer-Level Chip Scale Packaging Technology） 23, f# m, I. I0 m5 I, ^% i$ d4 u, B
1.4.16 MCM(Multi-Chip Module) 25 ^5 S& i% }3 G1 \1 R
1.4.17 SIP（System In Package） 267 R7 f4 z) ?, d- O/ ^, r
1.4.18 SOC 27
" ?5 M& _! w5 C0 `+ i/ W( Y1.4.19 PIP（Package In Package） 30
0 Y+ P# v! ]4 R; V% r/ {1.4.20 POP(Package On Package) 30/ p' w+ d j/ H0 i/ n
1.4.21 TSV (Through Silicon Via) 32) s6 W* D' T. a+ q3 T* E+ v
1.5 封装介绍总结： 34: \1 P7 F* `- l, i6 g
1 第2章Wirebond介绍 5
( r! P9 n' _# X; W# s# f5 S1.1 Wire bond 特点(成熟，工艺，价格） 51 r3 i$ X0 f: X5 }
1.2 Wribond的操作过程(每步骤有图) 8) D: k* s- w) C! e
1.3 哪些封装适合于使用Wire bonding工艺 12/ \0 Q, l, z+ m% ]
1.4 Wire bonder机器介绍 14
/ @- J2 q; q" u# g% O& X8 f0 l1 第3章 LEAD FRAME QFP封装设计 64 R J; l2 R* J' F# \
1.1 QFP Lead Frame介绍 6
( J; `1 R$ K) ^6 J& P5 b1.2 Lead frame 材料介绍 85 }, ?$ ~& f6 p C5 H- k
1.3 Lead frame design rule 8
* ?) _8 r0 Q! Q4 L% j7 S! W4 D1.4 QFP Lead Frame 设计方法 10
" f" G8 U6 w: m A1 R: c% e1.5 Wire Bonding设计过程（以autocad为例） 177 I6 b) g/ S% f& K: C: w; F
1.6 Lead frame Molding过程 22" y; m$ L a! H
1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
! F, M+ [6 w' w1.8 常用Molding材料的一些介绍 26
9 C1 i5 g8 B, q1.9 QFP lead frame生产加工流程 28
( b0 j+ |6 |+ u9 W( O6 v7 s2 \
& T5 o u( E+ x, Y6 b5 `9 w第4章 PBGA封装设计 7/ v- v6 j9 ^3 s! `
1 WB_PBGA 设计过程 74 \! A* J' U! A- \: T
1.1 新建.mcm设计文件 7+ l, i6 s9 O2 E9 J
1.2 导入芯片文件 85 t: T j$ |9 _" B8 W" Q. I3 j: f
1.3 生成BGA的footprint 13
$ @7 t" B. w9 }9 w5 }1.4 编辑BGA的footprint 17
$ G6 n" q1 M& n* w2 Q1.5 设置叠层Cross-Section 20
: E ^) Q/ @2 O1.6 设置nets颜色 21
S3 i7 a z, }" ^8 b/ V1.7 定义差分对 22
' N, D1 @# p' _1.8 标识电源网络 23
2 `* f+ S, T+ f- I V2 [! b* z1.9 定义电源/地环 24
; i- q1 O, [7 [7 R+ X+ d% |1.10 设置wire bond导向线WB_GUIDE_LINE 27! L. g8 j0 ~8 ~0 t+ G
1.11 设置wire bond 参数 30
! x3 T. U' G) G, N8 w0 L/ ?1.12 添加金线 wirebond add 34
: C5 `/ D! P- @7 h0 a0 R3 R1.13 编辑bonding wire 367 O1 A0 ]6 Y& S. l% }" X
1.14 BGA附网络assign nets 38$ b1 S$ O- [, ~6 z8 b. B( p
1.15 网络交换Pin swap 42' N9 i$ T" F1 t( }! c k7 x$ n8 a0 D
1.16 创建过孔 443 @) J) A+ Z5 d% ~) }9 v' K
1.17 定义设计规则 46
4 n) ^- u5 c3 {1.18 基板布线layout 49- y1 U3 z9 k/ J" \
1.19 铺电源\地平面power/ground plane 51) t- q3 \' T& z) p7 r; a
1.20 调整关键信号布线diff 53 v; B! O4 H, y. o t H
1.21 添加Molding gate和DA fiducial mark 56+ a# d5 h" E3 p" K1 H; p
1.22 添加电镀线plating bar 58
* t1 }4 \2 J- E; G1.23 添加放气孔degas void 62) D; k9 y6 i2 Z. H% n0 M; ?& S
1.24 创建阻焊开窗creating solder mask 64/ H* {+ v" [5 {5 I
1.25 最终检查check 676 ?% |" p$ Q7 C& J' H K% }8 J( f
1.26 出制造文件gerber 68
. |7 Y$ H& U; n) a3 N$ L$ p1.27 制造文件检查gerber check 72( S2 f( Y1 ^3 I1 l0 q2 B0 o+ z. j
1.28 基板加工文件 744 A# k& X. t+ `3 f/ l4 c
1.29 封装加工文件 75- K% m2 C6 P" Z4 [+ q: _
( w5 N1 `; p6 o+ t0 ~& {1 n1 第7章 pbga assembly process 7
' N& r# E0 l! N+ G: P# h. g, h1.1 Wafer Grinding(晶圆研磨) 7
+ {$ n4 o' V! J, s& W4 R1.2 Wafer Sawing(晶圆切割) 9$ ^2 r# w, S9 |% H% ]* l
1.2.1 Wafer Mounting(晶圆贴片) 10
. {! H) |. M1 ^4 O1.2.2 Wafer Sawing(晶圆切割) 10
1 S) `; _- g$ u3 D: S1 Q! i/ w1.2.3 UV Illumination(紫外光照射) 11
+ r! z( V1 o+ ?9 Y: r9 a1.3 Substrate Pre-bake(基板预烘烤) 11! I& n! D, I1 w6 \
1.4 Die Attach(芯片贴装) 12- @. @2 X( D/ ]2 w% [2 [7 p {
1.5 Epoxy Cure(银胶烘烤) 149 Z8 e/ l u7 v3 ?6 S4 N
1.6 Plasma Clean (电浆清洗Before WB) 14- c" v+ U5 C3 l5 {, ~
1.7 Wire Bond(金丝球焊) 15 e% ~+ O0 f. V- j6 M3 C+ q8 m# f3 g
1.8 Plasma Clean (电浆清洗Before Molding) 17
' j. l* r3 I3 v1.9 Molding(塑封) 18 z1 |2 R+ X3 x+ I& e' f' l+ N
1.10 Post Mold Cure (塑封后烘烤) 19
: W& E* t: l# ^4 K H1.11 Marking(打印) 20) C/ J% ^$ b3 s" z' h6 z' ~. a
1.12 Ball Mount(置球) 22" o: d. P6 ]: ? ~
1.13 Singulation(切单) 227 n$ S6 x G% Y1 V
1.14 Inspection(检查) 23
' D7 J) I. h }* P& m9 T: `3 P2 e# ?1.15 Testing(测试) 24
7 I. ?, r4 t3 J3 m4 F1 O: D0 N+ P1.16 Packaging & Shipping(包装出货) 25
8 k @" g5 U4 U/ [- D
) |% ?' k7 o- P+ E1 第6章 SIP封装设计 8& l: j: I% y; w1 A7 N5 ^$ `& c, e
1.1 SIP Design 流程 9
, c* |* C( E. a4 [1.2 Substrate Design Rule 11
$ S( r1 h" }) r- m9 b# j& a1.3 Assembly rule 14
& J" _1 }' b; q y1.4 多die导入及操作 16
7 j0 D# L3 ~5 Y1.4.1 创建芯片 16% e3 |; z9 g3 t3 e* L
1.4.2 创建原理图 34
8 a& f* l6 i' Y# p1.4.3 设置SIP环境，封装叠层 36- h0 k5 t3 h) k
1.4.4 导入原理图数据 42' l4 {1 N r' s- Y' c; D! w
1.4.5 分配芯片层别及封装结构 462 c6 I2 p7 V& t, x( i' q+ v4 J
1.4.6 放置各芯片具体位置 49
( w- Y7 |. P# A1.5 power/gnd ring 45
' N: g) h- x% q& {3 \8 q' h8 `1.6 Wire bond Create and edit 59
3 S) R+ M( F# i' I" z( N1.7 Design a Differential Pair 682 l1 E* D$ D7 m9 A, @
1.8 Power Split 73: }. k2 j9 @( X' \' `0 ]
1.9 Plating Bar 78
2 {9 G& Y% Z- W7 y! u8 L4 \/ x/ [1.10 八层芯片叠层 833 ]6 a7 m; _( s1 T
1.11 Gerber file/option 83
9 T! B0 e# @5 I! S: ?+ Y+ }1.12 封装加工文件输出 91
% n& k: f; M8 t3 S1.13 SIP加工流程及每步说明 100
- O" B5 x7 _! I5 y. g" T& i1 第7章 FC-PBGA联合设计 7; V& b" M1 R# D0 d) ~8 v3 ~: B
1.1 高PIN数FC-PBGA封装基础知识 7
E5 J1 C) O! C; G1.1.1 高PIN数FC-PBGA封装外形 7
7 `+ |. ^. f' I: S" e1.1.2 高PIN数FC-PBGA封装截面图 7- F8 C" S4 ^+ }( x5 k& m' U
1.1.3 Wafer 8& n' _! f: P" w' U4 m, | J
1.1.4 Die/Scribe Lines 8
( l) L1 j* E& y. a, _+ u2 F' W! p1.1.5 MPW(Multi Project Wafer) 8. L# I' X" m" f
1.1.6 BUMP(芯片上的焊球) 9% ?' @% H1 N; P9 l2 }
1.1.7 Ball(封装上的焊球) 99 L* ` v# z/ h: n( v1 E: T
1.1.8 RDL 10
9 z$ |9 b6 m$ [9 F1.1.9 SMD VS NSMD 11
. C1 V6 m- o7 x+ L2 W1.1.10 FlipChip到PCB的链路 12
" R A* `0 f% t! a8 X1.2 封装选型 12# g7 e. D2 Q$ B, q! g7 h
1.2.1 封装选型涉及因素 12
+ m! s8 i7 l$ f1 V& H1.3 CO-Design 140 ~; E8 h; S9 m9 |
1.4 Vendor推荐co-design的流程 14
: e" } j9 |! `1.4.1 Cadence的CO-design示意图 157 y( x/ C! y. r6 c) V8 O3 @" N
1.5 实际工程设计中的Co-Design流程 16, L) r% |: {& ]! p* a0 g$ f& L. l i
1.5.1 Floorplan阶段 18
4 O! Y: x' B/ [; p. `1.6 FLIPCHIP设计例子 29; ^$ i- M4 b# a; _3 K
1.6.1 材料设置 298 T7 Z$ [% i$ j4 H3 `
1.6.2 Pad_Via定义： 32
" E, {) x# p/ k z/ Z1.6.3 Die 输入文件介绍 34
/ l( Q2 h5 P8 N1 g$ ~; p1.7 Die与BGA的生成处理 34- i& U6 B3 w8 n( S$ ]/ n; ^: c
1.7.1 Die的导入与生成 34
# t O$ K) ~ \ r- ^: R% g1.7.2 BGA生成及修改 38
+ Y9 ~: V8 }$ u' s1.7.3 BGA焊球网络分配 44' z% Y6 d4 h' i
1.7.4 通过EXCEL表格进行的PINMAP 47
. n( ^+ \/ d v" t0 D, b3 h; _1 R( |1.7.5 BGA中部分PIN网络整体右移四列例子 48
. X- q2 ?; l+ F ?1.7.6 规则定义 51
; l7 ]" k7 s! v/ c2 y1.7.7 差分线自动生成方法2 58
/ E* v; w8 E. h9 k E3 g1.7.8 基板Layout 58
! J: E: [- ~8 v' C. C# b( s$ v1.8 光绘输出 64
' f* H5 V9 E4 F, [% @3 k1 第8章 封装链路无源测试 5
6 ^9 p5 N1 o5 ^1.1 基板链路测试 5& L/ Y$ y% y+ s% t$ ]- k
1.2 测量仪器 5
6 Z! G8 {, `: e# N; l1.3 测量例子 5 G% m# a. l' t: W5 F
1.4 没有SMA头的测试 7
% A8 a5 K$ u* u4 P1 第9章 封装设计自开发辅助工具 5
1 J3 K0 Q2 h+ U2 {" d1.1 软件免责声明 5( z7 q9 H2 L: _$ X0 i# V
1.2 Excel 表格PINMAP转入APD 6
) _8 W; m3 c2 U$ u* _1.2.1 程序说明 66 l+ S1 p$ f4 J
1.2.2 软件操作 7
% C+ J9 f& s1 \' C$ {: x1.2.3 问题与解决 13
1 n+ A+ \% H, {1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14
. ~* r; d5 w/ V. Y1.3.1 程序说明 14' n- C3 L- h+ U$ s% J% K# [0 f# R
1.3.2 软件操作 14! `% {2 b* ^! D M
1.3.3 问题与解决 18' t$ k9 T2 i8 p; s& f- [' A' w
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18: G! ^( q, h9 C Q2 w! F E5 m8 C
1.4.1 程序说明 18
. J B8 a" o" V1.4.2 软件操作 199 x5 f" b3 K$ v0 d9 O+ Z2 y3 S2 Q2 q
1.4.3 问题与解决 20) F6 |2 X! W& }; C/ f
|
|
[复制链接]
/1 
发表于 2014-7-18 11:56
收藏
淘帖
支持！
反对！
楼主
发表于 2014-7-18 15:04
恭喜出版新书