|
|
1 第1章 常用封装简介 6
0 u0 X! `8 E: H9 V4 `1.1 封装 6
/ q: c. l9 f5 k/ t1 O: y: K$ J1.2 封装级别的定义 6
7 q" F- N. v7 x1 m: @) m1.3 封装的发展趋势简介 6
$ z1 }. ]( N# J- H9 g- c1.4 常见封装类型介绍 99 v+ c& L! g3 ~
1.4.1 TO （Transistor Outline） 9" S7 m+ _ L8 F- \5 U
1.4.2 DIP (Dual In line Package) 9* C5 X9 G4 O; M! J8 \8 n: h
1.4.3 SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package） 10
1 I6 k5 f6 Z# `/ j1.4.4 PLCC (Plastic Leaded Chip Carrier) 11# B) }6 e N- n
1.4.5 QFP（Quad Flat Package） 110 U: D8 c; B7 x1 z- i$ q' u
1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
' U( {+ p( G5 R" h! r1.4.7 Lead Frame进化图 174 q: @6 B% K/ x5 Z4 x" K
1.4.8 PGA(Pin Grid Array Package) 176 T1 f! D v& J% m/ K, o# r
1.4.9 LGA (LAND GRID ARRAY) 182 f# f; W8 |7 L; x9 G
1.4.10 BGA(Ball Grid Array Package) 18! B) u6 ]" s# w+ j: ]
1.4.11 T BGA (Tape Ball Grid Array Package) 19/ }. d! U i3 s Y9 p7 h
1.4.12 PBGA (Plastic Ball Grid Array Package) 200 c( j, _3 S" S6 ~
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21
6 O. F8 r+ d3 q1 G4 \1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 223 d' O3 H' H+ ]$ o6 ?1 ~
1.4.15 WLCSP（Wafer-Level Chip Scale Packaging Technology） 23
" \" v: c3 p2 K! L1.4.16 MCM(Multi-Chip Module) 251 j) s: A* J) W; F
1.4.17 SIP（System In Package） 269 p3 G) n) J4 h! d b; \ B
1.4.18 SOC 27
, R X1 S% L' x% u1.4.19 PIP（Package In Package） 30
j! d2 j* X, l Z1.4.20 POP(Package On Package) 30
, Y/ H7 |! V( k( h5 t1.4.21 TSV (Through Silicon Via) 32
# v! b' O7 h+ m% n6 }9 P1.5 封装介绍总结： 34( H: m; ]3 }' p. \9 M
1 第2章Wirebond介绍 5
+ S; {3 {& N+ f- e1.1 Wire bond 特点(成熟，工艺，价格） 5
4 h5 T5 W! Q2 V+ f+ \1 x$ S ], ^1.2 Wribond的操作过程(每步骤有图) 8
% S/ R/ E% X) W0 ^5 }1.3 哪些封装适合于使用Wire bonding工艺 12
4 V3 p3 \* H T3 T; T1.4 Wire bonder机器介绍 14
! p' e- |( f, g5 }$ M1 第3章 LEAD FRAME QFP封装设计 68 n. a; y' V8 G& q$ t# ^
1.1 QFP Lead Frame介绍 6+ W& A7 M( R/ Q1 K! ?1 F* h. U
1.2 Lead frame 材料介绍 8
- I& u, p% b( a1.3 Lead frame design rule 8
* F W; c1 a( D! K1.4 QFP Lead Frame 设计方法 10
5 U. q2 |# `$ n3 i4 `1.5 Wire Bonding设计过程（以autocad为例） 17
! X# ]5 x7 Q8 \* D( Y! b1.6 Lead frame Molding过程 22
' y4 [; O- D+ i) s1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
3 Q/ Y' G+ y0 V1 m% n- L1.8 常用Molding材料的一些介绍 26
4 T* G) r* \/ M2 }( [/ P9 J1.9 QFP lead frame生产加工流程 283 g p% e7 R0 k' H0 M
& S* S" b4 s1 T* |# A0 o; k第4章 PBGA封装设计 7; W, {2 R5 j$ m+ \8 J& Q5 H' v
1 WB_PBGA 设计过程 7
1 u5 B: f; ]4 Q6 I1.1 新建.mcm设计文件 7
/ a1 s/ e7 A8 S3 ^1.2 导入芯片文件 8
9 I1 v7 {+ N/ |0 N. n1.3 生成BGA的footprint 132 B- \$ S2 Y5 Z- r6 O4 a/ L
1.4 编辑BGA的footprint 17+ ~! J: T" @- i' Z0 f
1.5 设置叠层Cross-Section 20' P; r! c1 Y$ F @( o$ c
1.6 设置nets颜色 214 b' O1 M: h0 @1 T. ? h% `0 X
1.7 定义差分对 22
6 @; U' U1 Z- ?( s1.8 标识电源网络 236 S) f& T& W5 M! @1 h# l
1.9 定义电源/地环 246 f! T3 k! d" ` e
1.10 设置wire bond导向线WB_GUIDE_LINE 27
- D- W5 ^; u7 P1.11 设置wire bond 参数 30; s' q/ Q% G% q: u0 ]
1.12 添加金线 wirebond add 34, a; }- m" c& k
1.13 编辑bonding wire 36
3 W# m* @4 D4 @% k& C; S2 d5 C) z7 g' m* r1.14 BGA附网络assign nets 380 i' f$ {4 q/ R& |7 S2 i
1.15 网络交换Pin swap 42
/ U9 O" R# G! r. Q) f* K" P1.16 创建过孔 44% q3 d2 ^* c# y
1.17 定义设计规则 46$ J/ e$ q) ]% m1 ]5 ~9 W: ^
1.18 基板布线layout 49; x, W$ P3 d# W, E9 Y
1.19 铺电源\地平面power/ground plane 51
T" _* B! x# ~: J1.20 调整关键信号布线diff 536 j; _$ ~0 M! o( G. z& Q$ p4 Z
1.21 添加Molding gate和DA fiducial mark 56
$ y: x0 p8 T* p; w% n1.22 添加电镀线plating bar 58
- A1 b3 [$ y3 ^# Z. B1.23 添加放气孔degas void 62( f1 G+ P/ a6 k7 }& A2 G" }
1.24 创建阻焊开窗creating solder mask 64 U" M$ `9 G ~- W" I- ^" c( e9 m
1.25 最终检查check 67. Y! V/ T7 q% I4 m. R; X
1.26 出制造文件gerber 68
/ f! [; x# Y+ k( p: p1.27 制造文件检查gerber check 72+ {# [5 e! K. x3 u+ l
1.28 基板加工文件 743 C# ]7 U1 [1 O7 c# h3 d( g$ i
1.29 封装加工文件 75
T, e% d, i* W+ F1 T+ h/ N1 O% E
1 第7章 pbga assembly process 7
- O4 f; U9 n& S f; Q% t1.1 Wafer Grinding(晶圆研磨) 7& o% ]3 e: Q$ n$ T _
1.2 Wafer Sawing(晶圆切割) 9. I3 h7 U0 a& M4 h, z
1.2.1 Wafer Mounting(晶圆贴片) 10) n3 K% v+ E8 h. |9 M, k6 r, {
1.2.2 Wafer Sawing(晶圆切割) 10
5 U4 l) W7 s4 n. j( |% Z1.2.3 UV Illumination(紫外光照射) 116 l/ V0 E' k6 ?# O1 y& z4 ~' j
1.3 Substrate Pre-bake(基板预烘烤) 11
# t2 d) _# C& F1.4 Die Attach(芯片贴装) 129 S, N5 r# ^1 p: u& b: E2 p
1.5 Epoxy Cure(银胶烘烤) 14
; Q" t% M3 K; H9 }" N) f3 a1.6 Plasma Clean (电浆清洗Before WB) 14! K9 T+ F' k+ J# D8 p
1.7 Wire Bond(金丝球焊) 15
' M$ A& W! [% @4 F1.8 Plasma Clean (电浆清洗Before Molding) 17. ?( X+ H w) s a. g
1.9 Molding(塑封) 18
9 s% D$ ]# t# s" B! D2 t2 Q3 S# e1.10 Post Mold Cure (塑封后烘烤) 19. y5 N# e6 X; S7 z: ^- G
1.11 Marking(打印) 20
, h" W3 [) i3 Y! m. W% v5 n1.12 Ball Mount(置球) 222 w$ q6 y! ^4 m" e( ~
1.13 Singulation(切单) 22# b: ? H v5 l) l
1.14 Inspection(检查) 23- ~" h# r8 X+ }# \% L2 d
1.15 Testing(测试) 24- ?/ ^7 y0 K: m+ `# |, C: l( I
1.16 Packaging & Shipping(包装出货) 25" E1 d2 |* Y1 S
- x& ~: I6 d6 G, v. @, m+ G1 ^& N. f1 第6章 SIP封装设计 8& v: A4 K( Y' x3 u' e) n* Y
1.1 SIP Design 流程 93 W1 q* w* Q/ E5 e: F7 y1 y3 I y
1.2 Substrate Design Rule 11
' Z* y) p+ b1 w3 W, g1.3 Assembly rule 14! C: H* C" {9 F5 h; A3 F
1.4 多die导入及操作 16
* ~9 z: U/ v& {: D. O1.4.1 创建芯片 16
2 F( Q' J' E2 B* m6 B1.4.2 创建原理图 34% k, C, H* c% k* r( C
1.4.3 设置SIP环境，封装叠层 36& n' x) h3 y% T$ j& j# f
1.4.4 导入原理图数据 42: c& u& }- N& ^* m
1.4.5 分配芯片层别及封装结构 461 V+ [3 d' o8 Z$ j
1.4.6 放置各芯片具体位置 49
# O- c; s$ k3 X* e& }6 G; t+ F+ o1.5 power/gnd ring 453 s' F$ I2 Y R+ P# y# Q
1.6 Wire bond Create and edit 59. o/ K7 t5 h. r' E6 O7 N- S0 r6 y2 l
1.7 Design a Differential Pair 68
; ^: h, ^: a: X M4 s7 ^1.8 Power Split 73/ F% K- t5 r0 T0 @! T* B( I
1.9 Plating Bar 78 K! H4 J& v. N: T
1.10 八层芯片叠层 83
3 @" Z$ ]: S7 {& b b8 ~1.11 Gerber file/option 83
& m( I& T( u( Y) G) y5 O I1.12 封装加工文件输出 91/ D2 e( c$ f+ Z# a7 [1 ]) d
1.13 SIP加工流程及每步说明 100
+ R6 k0 m" E! |! H/ I+ a1 第7章 FC-PBGA联合设计 7
% D5 A) A+ p* F e1.1 高PIN数FC-PBGA封装基础知识 7
; n% _- N- w, |" i) m3 G: v1.1.1 高PIN数FC-PBGA封装外形 79 }3 t/ X6 e) s$ @! d7 ]% y
1.1.2 高PIN数FC-PBGA封装截面图 76 _. r' _! B* h H3 a8 ] ]8 \
1.1.3 Wafer 8/ R K6 o/ {2 }# [0 s
1.1.4 Die/Scribe Lines 8) U" ]; L/ b1 [6 t4 U
1.1.5 MPW(Multi Project Wafer) 8% v: P1 [' v' w6 s) V) b; z( q4 Y" ]# _
1.1.6 BUMP(芯片上的焊球) 9
/ w$ \4 H) q. |7 x2 G& x' a$ \) S1.1.7 Ball(封装上的焊球) 94 B0 D; x" F7 O* a8 }
1.1.8 RDL 10; n5 _* F. `7 x8 _1 V9 Q
1.1.9 SMD VS NSMD 11
P7 X. H# R! A. }. A" `8 H1.1.10 FlipChip到PCB的链路 12
; B9 A( U: \, b" D7 E. @2 b0 h1.2 封装选型 125 U/ [+ i T0 Z# `4 T+ I" x& v/ _
1.2.1 封装选型涉及因素 124 s6 n {( M M3 [/ B8 R4 ^
1.3 CO-Design 145 W: ^" J: } [+ @4 i5 w9 n0 z
1.4 Vendor推荐co-design的流程 14" T6 d# i( I4 w
1.4.1 Cadence的CO-design示意图 15) h4 \: g2 G; J( r+ a, V/ R
1.5 实际工程设计中的Co-Design流程 169 X& n: s) T; c
1.5.1 Floorplan阶段 187 w1 I c; d& x+ ?& q( R
1.6 FLIPCHIP设计例子 292 @' x# u) Z( }& r
1.6.1 材料设置 29
/ W8 P- ?7 H" r7 Y m' k; v- ]5 [1.6.2 Pad_Via定义： 32
5 {8 A) f5 [7 U- l, f5 w1.6.3 Die 输入文件介绍 34' P$ i: O2 v5 \; @1 G9 _
1.7 Die与BGA的生成处理 34
7 @: l" Q- }' d F1.7.1 Die的导入与生成 34
( z# r/ F7 `& l# M( D n: m1.7.2 BGA生成及修改 38
' o( r- G3 z. Q8 |1.7.3 BGA焊球网络分配 44. I/ }6 F$ M- k8 l
1.7.4 通过EXCEL表格进行的PINMAP 47
. B, s7 K' o( n m& W- l9 N1.7.5 BGA中部分PIN网络整体右移四列例子 48
[& b4 r8 V* \1.7.6 规则定义 51; w, }7 k) G" I9 s
1.7.7 差分线自动生成方法2 58& M2 B! s6 F. e+ b, Q* d5 R
1.7.8 基板Layout 58
' S z% h1 g7 X/ W1.8 光绘输出 64
/ x+ F5 L, G2 L: \( E: j# D* `1 第8章 封装链路无源测试 5
$ U- w: S- V( b* i; K+ V/ c/ b1.1 基板链路测试 59 s( X7 X0 J4 M) {& S2 Q
1.2 测量仪器 5+ u$ H; f i' {- T0 n3 A& t8 n3 Z: ^
1.3 测量例子 53 p$ F8 t- u K
1.4 没有SMA头的测试 7
/ v j! A1 Z% Q' Z5 ~' P1 第9章 封装设计自开发辅助工具 5
2 \: U: w4 y. [% `; \1.1 软件免责声明 5
+ o8 X8 M, [0 b/ d+ H' s1.2 Excel 表格PINMAP转入APD 6
& ]" [. e; f7 R( r2 C1.2.1 程序说明 62 a6 R: [1 p: _, L* t1 |0 e
1.2.2 软件操作 7
6 q4 ?; ?9 K7 |4 ^' p9 C0 L1.2.3 问题与解决 13 _% c7 a9 j! f7 C3 M
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 140 `) l3 P6 ^; \' U' U
1.3.1 程序说明 147 ?" A- ^4 h# ~) U9 a" b
1.3.2 软件操作 14
; S3 L* M% {) i+ ]1.3.3 问题与解决 18
2 T v' ~9 t7 ]. v {1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
) b' h" e5 V7 F0 L2 B1.4.1 程序说明 18 Y: L N0 G0 c% S/ b% t
1.4.2 软件操作 19: F8 h' ?3 ]0 G
1.4.3 问题与解决 20; q2 I& d' `) h# W
|
|
[复制链接]
/1 
楼主
发表于 2015-2-2 17:41
好书，推荐！
支持一下