新书《ic封装基础与工程设计实例》已在亚马逊，京东，当当等卖场开卖

amao

1        第1章 常用封装简介        6
! x$ `: h& g! ^. z; l1.1        封装        6
1.2        封装级别的定义        6
4 f2 H% l6 g0 @1 [$ P+ i1.3        封装的发展趋势简介        6
1.4        常见封装类型介绍        9
1.4.1        TO （Transistor Outline）        9
1.4.2        DIP (Dual In line Package)        9
- `$ w4 K- A' H! d0 {* i9 d0 E1.4.3        SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package）        10
  t" [# T" W% h( q( b) }$ C1.4.4        PLCC (Plastic Leaded Chip Carrier)        11
2 x$ f  e6 p; |% Q1.4.5        QFP（Quad Flat Package）        11
  v: X6 C+ J" q# H4 m- u0 }1.4.6        QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier)        16
1.4.7        Lead Frame进化图        17
1.4.8        PGA(Pin Grid Array Package)        17
1.4.9        LGA (LAND GRID ARRAY)        18
1.4.10        BGA(Ball Grid Array Package)        18
1.4.11        T BGA (Tape Ball Grid Array Package)        19
8 B( [# o. m% ]: |6 B& H- Y' ~6 }- W/ F1.4.12        PBGA (Plastic Ball Grid Array Package)        20
+ g2 a% F( g& E7 w) m4 E& n( e1.4.13        CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA)        21
! D( g  O& V) s. C; F# @1.4.14        FC-PBGA(Flip-Chip Plastic Ball Grid Array)        22
1.4.15        WLCSP（Wafer-Level Chip Scale Packaging Technology）        23
1.4.16        MCM(Multi-Chip Module)        25
1.4.17        SIP（System In Package）        26
1.4.18        SOC        27
1.4.19        PIP（Package In Package）        30
4 _8 n! s$ N" a4 y5 _1.4.20        POP(Package On Package)        30
1.4.21        TSV (Through Silicon Via)        32
; ?8 n7 S9 @2 h& X6 ]1 E1.5        封装介绍总结：        34
1        第2章Wirebond介绍        5
! i* I3 |; J8 z. \$ y# Q# h1.1        Wire bond 特点(成熟，工艺，价格）        5
1.2        Wribond的操作过程(每步骤有图)        8
1.3        哪些封装适合于使用Wire bonding工艺        12
1.4        Wire bonder机器介绍        14
+ ^! v, P# t4 ?8 F, A  _9 t1        第3章 LEAD FRAME QFP封装设计        6
, z7 Z# v6 ]: P9 V2 Q4 g& W1.1        QFP Lead Frame介绍        6
1.2        Lead frame 材料介绍        8
1.3        Lead frame design rule        8
1.4        QFP Lead Frame 设计方法        10
5 F( H; H* l; |/ U( ^' b% X1.5        Wire Bonding设计过程（以autocad为例）        17
/ B) c; I1 _6 z' x& Q2 n" o1.6        Lead frame Molding过程        22
1.7        QFP Punch成型  (整块没Punch lead frame的图)        24
; i7 a" r/ f% @$ ^+ U1 y% h' O1.8        常用Molding材料的一些介绍        26
3 ?; D% h" G- \8 p! s, u1.9        QFP lead frame生产加工流程        28
5 H& L2 r. M' G) U$ C) e
1 n' I% Y& h5 m, {, }第4章 PBGA封装设计        7
1        WB_PBGA 设计过程        7
1.1        新建.mcm设计文件        7
2 o1 u) Y5 H/ w9 E9 C% A- p3 f1.2        导入芯片文件        8
1.3        生成BGA的footprint        13
1.4        编辑BGA的footprint        17
1.5        设置叠层Cross-Section        20
) |! r' ?- P3 X& q) ~9 _. v" X1.6        设置nets颜色        21
1.7        定义差分对        22
1.8        标识电源网络        23
1.9        定义电源/地环        24
4 H: G0 W2 n% O$ F, I; L1.10        设置wire bond导向线WB_GUIDE_LINE        27
, o$ }; x' @* ?6 S7 E8 D; p1.11        设置wire bond 参数        30
1.12        添加金线 wirebond add        34
2 B, i4 k5 k+ G( C6 f7 |1.13        编辑bonding wire        36
0 g3 c# q0 f1 K9 k1.14        BGA附网络assign nets        38
1 f: w/ ]# B" k- B* P7 f0 H2 j2 v1.15        网络交换Pin swap        42
) L; S! b' C* ^9 P1.16        创建过孔        44
1.17        定义设计规则        46
6 f* k. Z" {9 [  X1.18        基板布线layout        49
: m4 I3 l' ]6 J' v4 B) ~; t: ]" u1.19        铺电源\地平面power/ground plane        51
1.20        调整关键信号布线diff        53
1.21        添加Molding gate和DA fiducial mark        56
1.22        添加电镀线plating bar        58
2 ]* C" K" w9 r4 p, B1.23        添加放气孔degas void        62
1.24        创建阻焊开窗creating solder mask        64
' [9 g6 a+ F4 @1.25        最终检查check        67
1.26        出制造文件gerber        68
) Q1 a' K, Z8 g9 i0 z1.27        制造文件检查gerber check        72
5 H  B7 `+ S6 u7 B: g- X2 M1.28        基板加工文件        74
1.29        封装加工文件        75
$ F( e5 @6 G6 D, A3 z: j4 v4 [8 _5 v
8 M/ z' [  E, N$ c+ Y8 i1        第7章 pbga assembly process        7
1.1        Wafer Grinding(晶圆研磨)        7
7 o4 f# t# h' @1.2        Wafer Sawing(晶圆切割)        9
1.2.1        Wafer Mounting(晶圆贴片)        10
6 U5 A3 t# p9 \+ t0 o+ H1.2.2        Wafer Sawing(晶圆切割)        10
1.2.3        UV Illumination(紫外光照射)        11
- ]) I3 t$ Z2 k4 R1.3        Substrate Pre-bake(基板预烘烤)        11
1.4        Die Attach(芯片贴装)        12
9 Q7 q" _* b) s" w$ Q1.5        Epoxy Cure(银胶烘烤)        14
" k# q2 b# U5 ?1.6        Plasma Clean (电浆清洗Before WB)        14
1.7        Wire Bond(金丝球焊)        15
1.8        Plasma Clean (电浆清洗Before Molding)        17
$ d( @. I) l1 b/ ^5 G1 F: _! `1.9        Molding(塑封)        18
7 V* c" h0 V& M4 B, `1.10        Post Mold Cure (塑封后烘烤)        19
1.11        Marking(打印)        20
& O. K  d/ F1 C1 M# V4 ]7 D1.12        Ball Mount(置球)        22
2 \$ c) G* r9 k9 J$ p1.13        Singulation(切单)        22
( D0 q! @; Q& y, u5 }1.14        Inspection(检查)        23
1.15        Testing(测试)        24
1.16        Packaging & Shipping(包装出货)        25

. h1 I5 m* z6 N5 i8 B" _$ {1        第6章 SIP封装设计        8
1.1        SIP Design 流程        9
1.2        Substrate Design Rule        11
1.3        Assembly rule        14
1.4        多die导入及操作        16
1.4.1        创建芯片        16
1.4.2        创建原理图        34
* x1 U% z; u' M5 k5 }+ O0 G1 Q( R: d* j1.4.3        设置SIP环境，封装叠层        36
! v5 q; [  k/ l, D1.4.4        导入原理图数据        42
1.4.5        分配芯片层别及封装结构        46
7 o4 O! V; i' u8 M% ~- z1.4.6        放置各芯片具体位置        49
1.5        power/gnd ring        45
1.6        Wire bond Create and edit        59
# Y3 ~( d9 S5 d9 K. N' c' W& d) ]4 O1.7        Design a Differential Pair        68
* L: x8 V2 ~, J3 e, O  F4 ~1.8        Power Split        73
1.9        Plating Bar        78
9 s+ ]8 f9 `1 x3 ?9 b4 l6 U& Z1.10        八层芯片叠层        83
1.11        Gerber file/option        83
& d- y  D# g9 E3 e( T6 T0 J! O) B1.12        封装加工文件输出        91
2 s; p: t. j( m, }: G1.13        SIP加工流程及每步说明        100
1        第7章 FC-PBGA联合设计        7
1.1        高PIN数FC-PBGA封装基础知识        7
1.1.1        高PIN数FC-PBGA封装外形        7
1.1.2        高PIN数FC-PBGA封装截面图        7
5 n6 w: c' r5 \. e8 p; ?1.1.3        Wafer        8
1.1.4        Die/Scribe Lines        8
1.1.5        MPW(Multi Project Wafer)        8
1.1.6        BUMP(芯片上的焊球)        9
0 H( f4 t, B. r: g1.1.7        Ball(封装上的焊球)        9
$ F" W- |/ X% q0 `1.1.8        RDL        10
1.1.9        SMD VS NSMD        11
1.1.10        FlipChip到PCB的链路        12
) }+ |0 h/ b5 H* ?$ t" w, l1.2        封装选型        12
1.2.1        封装选型涉及因素        12
1.3        CO-Design        14
1.4        Vendor推荐co-design的流程        14
1.4.1        Cadence的CO-design示意图        15
1.5        实际工程设计中的Co-Design流程        16
1.5.1        Floorplan阶段        18
, w! \: K  x) c, d1.6        FLIPCHIP设计例子        29
1.6.1        材料设置        29
3 b% |  w( J9 b5 n% ~% J, A1.6.2        Pad_Via定义：        32
" w. Q* X% d5 Q  l1.6.3        Die 输入文件介绍        34
1.7        Die与BGA的生成处理        34
; D2 Y* S; U+ C$ O3 Y  g. J- n/ i- u1.7.1        Die的导入与生成        34
1.7.2        BGA生成及修改        38
1.7.3        BGA焊球网络分配        44
2 v, I; k. C4 g* s# ?0 }6 q1.7.4        通过EXCEL表格进行的PINMAP        47
9 I# _! N4 E) z3 J4 `3 K; ?& U8 L1.7.5        BGA中部分PIN网络整体右移四列例子        48
$ c- p+ f6 g" C/ S1.7.6        规则定义        51
1.7.7        差分线自动生成方法2        58
1.7.8        基板Layout        58
1.8        光绘输出        64
8 ?  s0 k1 U' o6 D$ _2 C1        第8章 封装链路无源测试        5
1.1        基板链路测试        5
1.2        测量仪器        5
: d/ W& b7 L; {6 \& q! w) R% `1.3        测量例子        5
1.4        没有SMA头的测试        7
1 M- T$ O/ `8 n+ a6 {8 s0 q0 c2 R3 y  \1        第9章  封装设计自开发辅助工具        5
1.1        软件免责声明        5
1.2        Excel 表格PINMAP转入APD        6
, {8 c' e9 s" s1.2.1        程序说明        6
1.2.2        软件操作        7
5 K4 t  K" I" _8 [1.2.3        问题与解决        13
3 c3 W& x$ _# |+ l) K. w1 W) H! v1 S1.3        Excel PINMAP任意角度翻转及生成PIN NET格式        14
1.3.1        程序说明        14
7 j- @/ P7 ~! W) O3 t2 `1.3.2        软件操作        14
1.3.3        问题与解决        18
1.4        把PIN NET格式的文件转为的Excel PINMAP形式        18
1.4.1        程序说明        18
1.4.2        软件操作        19
. C  r) j  y7 ]" l9 e1.4.3        问题与解决        20

ecoren

要么咱买本看看

amao

关键是我们可以给你回复书中的问题

keke033

支持一下

jane@2013

好书，推荐！

暮色猎手

hao hao hao

cc_mapan

支持一下老师
% W0 t+ ?2 l$ v1 i3 h

菜鸟001

可以买来看看嘛

菜鸟001

回帖是一种美德

jj9981

鼎

sandy_si

书买了，内容很不错

dreamfly123123

谢谢楼主， 下载的同志都应该回复一下

pyuanwei

支持一下

zane

已读完，有些启发，但大多都是基础的东西，初学者很适合看。

zane

zane 发表于 2015-4-2 23:12
" M3 \- i2 I/ w0 o+ T6 |& i/ a已读完，有些启发，但大多都是基础的东西，初学者很适合看。

1 V9 c7 T7 K: O8 [就目前国内IC行业即将大刀阔斧的形式讲，可以把国人IC封测的经验有重点的深入剖析一些，这对于中国芯的人才队伍的壮大还是很有好处的。