找回密码
 注册
关于网站域名变更的通知
楼主: amao
打印 上一主题 下一主题

新书《ic封装基础与工程设计实例》已在亚马逊,京东,当当等卖场开卖

    [复制链接]
  • TA的每日心情
    郁闷
    2020-4-21 15:47
  • 签到天数: 1 天

    [LV.1]初来乍到

    46#
    发表于 2015-1-30 13:14 | 只看该作者
    谢谢版主的分享

    该用户从未签到

    47#
    发表于 2015-2-2 10:14 | 只看该作者
    帮楼主顶上去!是不是可以贴个目录出来,先睹为快。

    该用户从未签到

    48#
     楼主| 发表于 2015-2-2 10:32 | 只看该作者
    1        第1章 常用封装简介        6. X1 T% W2 `6 ~0 I  `# r
    1.1        封装        6+ ~4 M5 ^2 q9 O2 L& |$ U) S
    1.2        封装级别的定义        64 o! Q. c2 Y$ B  q9 R# ?2 R% ?
    1.3        封装的发展趋势简介        6- p7 l$ J7 u1 c1 C3 T) X& g  T
    1.4        常见封装类型介绍        9
    . K% H' C4 r' B; X, w6 e  m9 f1.4.1        TO (Transistor Outline)        9
    - s, Y7 q4 P# {* _% z1.4.2        DIP (Dual In line Package)        9
    6 f6 \: Z( m  H1.4.3        SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package)        10
    # G5 m6 c/ o5 d( G7 J  N1.4.4        PLCC (Plastic Leaded Chip Carrier)        11
    * j: R# ]: M) z" m1.4.5        QFP(Quad Flat Package)        11: A! S+ `0 ]/ ]: i7 Z
    1.4.6        QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier)        16
    $ d, G8 U; E1 J+ a0 Y: j1 J1.4.7        Lead Frame进化图        17
    5 w; q# g* y6 g( m$ r, y' g! E1.4.8        PGA(Pin Grid Array Package)        17
    2 t2 K5 j  q$ l9 Q- ?) s' e1.4.9        LGA (LAND GRID ARRAY)        18
    $ X  v# x! }4 I& i1.4.10        BGA(Ball Grid Array Package)        18
    & g; c, q: {3 M. \1.4.11        T BGA (Tape Ball Grid Array Package)        19
    4 n$ F! n) n! f3 _1.4.12        PBGA (Plastic Ball Grid Array Package)        20% A" c$ D2 ?' O/ `+ }0 V8 e
    1.4.13        CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA)        21
    8 G1 \; w+ |8 P" P0 [1.4.14        FC-PBGA(Flip-Chip Plastic Ball Grid Array)        226 L8 g8 l. o& |& M0 }; u
    1.4.15        WLCSP(Wafer-Level Chip Scale Packaging Technology)        23. K/ C4 j, M0 ]; u6 X7 j% P, v" O
    1.4.16        MCM(Multi-Chip Module)        25& v! C- l6 i$ j9 B- A* k! S
    1.4.17        SIP(System In Package)        26
    3 \) R* v# `7 ]) c. W: X1.4.18        SOC        277 j' j, ]5 o, U2 c, ]+ O) i
    1.4.19        PIP(Package In Package)        300 ^3 U( x# L5 Y6 `) C
    1.4.20        POP(Package On Package)        30
    5 F) A4 c5 v3 E1.4.21        TSV (Through Silicon Via)        32
    0 c$ ^' F. L. f& u1.5        封装介绍总结:        34  i6 [+ f. y7 O! D3 M& @$ I
    1        第2章Wirebond介绍        5
    , M1 U2 V) O3 T6 a1.1        Wire bond 特点(成熟,工艺,价格)        5
    $ r* `6 r( ^" p3 g9 K6 j: k1.2        Wribond的操作过程(每步骤有图)        8; [0 G$ Z: }* Y8 Y
    1.3        哪些封装适合于使用Wire bonding工艺        127 }" p: ~- F* }3 l1 s: W' T; g# \
    1.4        Wire bonder机器介绍        14! \3 P/ c8 X0 M+ N
    1        第3章 LEAD FRAME QFP封装设计        6
    # O  q' y0 ]9 v8 k$ S9 [7 ?1.1        QFP Lead Frame介绍        6' l* F, B% J4 Q# f
    1.2        Lead frame 材料介绍        87 ~7 S# S- I' b* v, S
    1.3        Lead frame design rule        80 e; S7 m3 |" m* Q: r, w
    1.4        QFP Lead Frame 设计方法        10/ e; h& V6 n7 U1 M% ]8 L3 |
    1.5        Wire Bonding设计过程(以autocad为例)        17& w& P) h$ L; {+ b, R, ?
    1.6        Lead frame Molding过程        22$ U  v  l; Q7 l
    1.7        QFP Punch成型  (整块没Punch lead frame的图)        24- V9 S; K, L3 }- Z
    1.8        常用Molding材料的一些介绍        26
    ! B) d/ o: t$ u" H* m) _7 A8 e# V1.9        QFP lead frame生产加工流程        28
    2 W) ]% }: u1 V) Y7 a/ V7 k' n4 H( `  h
    第4章 PBGA封装设计        7
    , L7 h) K, A% q) m5 L/ [5 |1        WB_PBGA 设计过程        75 v% c& O/ k1 a
    1.1        新建.mcm设计文件        7
    2 s' o  Y- F. Z9 M& N) Y1.2        导入芯片文件        8& b& E( W+ `- P( ^
    1.3        生成BGA的footprint        132 |% n- X$ B0 P/ H% o
    1.4        编辑BGA的footprint        17
    6 m; Q+ V8 J& [; x+ H$ |3 ?1.5        设置叠层Cross-Section        20
    $ e6 ^8 g- U! a1.6        设置nets颜色        21) d) g/ v3 ?9 U) z( \
    1.7        定义差分对        22' e0 {) J9 o. e' M
    1.8        标识电源网络        23
    : K; X* Z/ Q  p2 |- I  X1.9        定义电源/地环        245 J! a, L! `8 H2 O' D! p
    1.10        设置wire bond导向线WB_GUIDE_LINE        27
    3 s! f5 r# r1 J1.11        设置wire bond 参数        30
    9 q: N7 D6 z9 f1.12        添加金线 wirebond add        34
    $ e. Z# g# R  w- A% T, m8 e1.13        编辑bonding wire        36
    0 M. D5 L8 \8 A% l- I' b+ v  t: f- {1.14        BGA附网络assign nets        38
    ! g/ C/ w! E8 U1.15        网络交换Pin swap        423 T& ~3 T, R% Q- t* n5 _. ~
    1.16        创建过孔        44! z. |' h" `# q$ s( ?# Q8 W1 Q
    1.17        定义设计规则        46
    3 w5 T* f/ C! A# X  Y( y0 t+ h9 u1.18        基板布线layout        49& r. N5 j4 b9 a4 P. i1 f
    1.19        铺电源\地平面power/ground plane        51! p8 g8 h' s0 C6 \
    1.20        调整关键信号布线diff        53
    3 n; R! z+ L7 s. f2 j) ]6 o! H1.21        添加Molding gate和DA fiducial mark        56& m, Y. P' T% q; k+ x& p/ \8 q
    1.22        添加电镀线plating bar        58
    " y$ s/ v- Q/ E. i1.23        添加放气孔degas void        62
    5 z6 N  Y+ b1 J. m4 g1.24        创建阻焊开窗creating solder mask        64
    ) {- ?+ d# g4 @1.25        最终检查check        67
    # q+ c3 i/ G! A4 A* d0 w1.26        出制造文件gerber        68
    - ~2 j! V& D/ P" v- \- m6 E1.27        制造文件检查gerber check        72
    0 l8 @6 s& b5 N! n: V1.28        基板加工文件        74* V: x. L& d7 Y! x( k
    1.29        封装加工文件        75! n1 P5 a$ R, l

    - }/ N* ?1 W- `. Z- ?9 P5 q1        第7章 pbga assembly process        7- T9 U! O# L( d0 T
    1.1        Wafer Grinding(晶圆研磨)        78 Z& L* M2 R) ^# n* c6 h* o8 u
    1.2        Wafer Sawing(晶圆切割)        9
    , [0 S2 d/ F* E0 I1.2.1        Wafer Mounting(晶圆贴片)        106 L, Q$ S1 L! b, d) d( X; `
    1.2.2        Wafer Sawing(晶圆切割)        10' B% q9 t; Y8 v! S5 D7 a, X
    1.2.3        UV Illumination(紫外光照射)        118 m2 a8 ]6 K5 u3 e! Z
    1.3        Substrate Pre-bake(基板预烘烤)        11; O  n9 {2 d5 k, {9 W
    1.4        Die Attach(芯片贴装)        12
    + M! o7 ^( M; S( Y1.5        Epoxy Cure(银胶烘烤)        14
    * A3 E" {9 ~7 H9 g1.6        Plasma Clean (电浆清洗Before WB)        14
    ' n! b; S% f7 W6 w! S7 Z; `0 b( B1.7        Wire Bond(金丝球焊)        15
    0 g+ I+ [5 q! B1.8        Plasma Clean (电浆清洗Before Molding)        17
    $ p/ P- b9 R, i0 H3 c) W1.9        Molding(塑封)        180 G/ w7 \' ]" w/ v
    1.10        Post Mold Cure (塑封后烘烤)        19# _* g% W: p: Q! X
    1.11        Marking(打印)        20
    7 R' d$ M# \( A$ Z8 F- V1.12        Ball Mount(置球)        22
    1 F( N; _4 E' K* F) R1 E1.13        Singulation(切单)        225 R* P1 J& S& q& N. z: m
    1.14        Inspection(检查)        237 X6 Q) t: u1 x/ ~
    1.15        Testing(测试)        24
      W# A/ {0 D! Q! F  ]1.16        Packaging & Shipping(包装出货)        25& ]. E' v( Z. z* l9 j' M
    - I1 e/ ^/ \7 B: c
    1        第6章 SIP封装设计        8% Z: A1 G4 W% U' Z
    1.1        SIP Design 流程        9
    3 k6 \# K' M9 u0 v- g( P1.2        Substrate Design Rule        11( d) x6 y$ r2 v$ o" w9 {1 M
    1.3        Assembly rule        14; N" x  n4 ^# x. N0 t6 {6 p
    1.4        多die导入及操作        16+ s0 M0 Y$ K! `
    1.4.1        创建芯片        168 [9 H; Y- u  c6 X: I( D
    1.4.2        创建原理图        343 ]; \. _) O- X! p; |
    1.4.3        设置SIP环境,封装叠层        36
    ; ?5 I$ M% |5 X* Q1.4.4        导入原理图数据        42
    6 i$ i/ d8 ^; ]1 s$ ?8 S5 a1.4.5        分配芯片层别及封装结构        46
    * m3 P; K6 ]. D; P7 s* O5 O1.4.6        放置各芯片具体位置        49/ \5 j! R" a5 I
    1.5        power/gnd ring        45' r1 C& J$ h9 j" o' R& n& f
    1.6        Wire bond Create and edit        59
    ' u6 P5 h9 K+ W) T1.7        Design a Differential Pair        685 ]: o* @6 J7 q$ r, C# P
    1.8        Power Split        73
    # U& A% X0 v1 N7 e: k1.9        Plating Bar        78
    5 l. W$ W2 u, z( d0 q& L* J* t1.10        八层芯片叠层        83
    4 z6 P0 s6 q7 h6 ~; c1.11        Gerber file/option        83
    * p- H, ^- r: u% T& }/ g' o7 E1.12        封装加工文件输出        91, ?9 y- |% y. u2 ]& [$ G/ F
    1.13        SIP加工流程及每步说明        100; f/ ]6 `& f! ?1 U
    1        第7章 FC-PBGA联合设计        7
    ' b0 x. K& n9 o" I1.1        高PIN数FC-PBGA封装基础知识        77 C% q# ~7 C  z" _
    1.1.1        高PIN数FC-PBGA封装外形        7
    7 M7 z% `4 Z) G1.1.2        高PIN数FC-PBGA封装截面图        7/ v0 h5 A: D8 ]* f" x. K
    1.1.3        Wafer        8
    # y# [. u# i. X( ?0 a1.1.4        Die/Scribe Lines        88 [1 ?  p3 p9 i. C# \. h) ?# v
    1.1.5        MPW(Multi Project Wafer)        8
    9 h! z2 O; c4 L7 y) |1.1.6        BUMP(芯片上的焊球)        9
    , x& }1 z; u2 {! h3 L1.1.7        Ball(封装上的焊球)        91 P' v  ^9 B+ k/ ]. \
    1.1.8        RDL        10
    4 c6 Y2 w6 {8 {2 Q1.1.9        SMD VS NSMD        11. ~) G9 h+ o1 c5 J2 v
    1.1.10        FlipChip到PCB的链路        12* Q2 Y2 v9 f( |& Z, n3 x4 x' Y
    1.2        封装选型        12( f/ a% X6 [, q1 I' x# K
    1.2.1        封装选型涉及因素        12) a# I5 c' R8 q6 ^: U3 ~3 C
    1.3        CO-Design        14) b& O4 A$ I- u/ i
    1.4        Vendor推荐co-design的流程        14
    , \- c9 d! e7 ~% \# T2 E  ?5 W1.4.1        Cadence的CO-design示意图        15, c+ j0 Y7 _8 ^5 y  T& U
    1.5        实际工程设计中的Co-Design流程        165 i9 O5 f- p+ u
    1.5.1        Floorplan阶段        187 q" a9 Z) z6 D9 e
    1.6        FLIPCHIP设计例子        29
    , P4 j* o2 V& I1.6.1        材料设置        29! ~& }" c4 x9 d3 c) U
    1.6.2        Pad_Via定义:        32
    . R% Y2 y/ K9 T& w& ^1.6.3        Die 输入文件介绍        34+ b4 V! S, c. r1 D4 w- @3 u
    1.7        Die与BGA的生成处理        34. h+ B1 G% @* _8 k% o  e
    1.7.1        Die的导入与生成        34! y( v/ ?, h/ [% ~, R6 o7 o9 ^
    1.7.2        BGA生成及修改        38( d3 w- {- l0 m
    1.7.3        BGA焊球网络分配        44
    4 e% ~, [2 b( j" K7 U" _1.7.4        通过EXCEL表格进行的PINMAP        47
    5 E1 C) d+ x! d( D) N, Z1.7.5        BGA中部分PIN网络整体右移四列例子        48
    " o# C: Q: e8 Z. R( c1.7.6        规则定义        51! M* r9 [1 R( a/ @
    1.7.7        差分线自动生成方法2        58
    5 Q" N+ ^6 ]( m; b2 E2 ~0 b3 V1.7.8        基板Layout        58
    3 i4 T, x+ i4 E6 D& }0 ^1.8        光绘输出        64, f# z3 p0 `: L/ P, y# e4 D
    1        第8章 封装链路无源测试        54 M  `$ J. p* j2 G6 q7 o
    1.1        基板链路测试        5
    9 ?6 p/ k& H* @9 }1.2        测量仪器        54 |, b% k) k9 `
    1.3        测量例子        5* T/ v- V2 v4 E+ K  [
    1.4        没有SMA头的测试        7
    " D9 w& b# [' ]3 H, J1        第9章  封装设计自开发辅助工具        5
    0 a, Y, ]9 i: ^' w) w7 E! {1.1        软件免责声明        5( p) C4 w  f1 k4 d) ]
    1.2        Excel 表格PINMAP转入APD        6" S/ K) }( ^/ L5 o
    1.2.1        程序说明        6
    ' k+ I& m) Z% |8 ?. x8 K* }" B1.2.2        软件操作        7' M/ P* @. o4 ?4 \
    1.2.3        问题与解决        131 N$ H. H, E1 E! s
    1.3        Excel PINMAP任意角度翻转及生成PIN NET格式        14
    ' g- @: Z8 u/ n: Q6 [1.3.1        程序说明        14
    7 }2 h5 a3 b# R) ~* Q0 k1.3.2        软件操作        14
    & a& x! O+ k; c& f+ B  o4 h/ z1.3.3        问题与解决        18
    ! m6 l) u( }/ A# ?3 a- V9 K1.4        把PIN NET格式的文件转为的Excel PINMAP形式        18
    % }; r2 S9 [5 s6 a; Z* G- Y1.4.1        程序说明        18
    " B) M) G4 Z! h! ~0 O1.4.2        软件操作        19
    . U) t, I1 A! Y6 X; Z) o7 w1.4.3        问题与解决        20, y* Y0 x: r2 |" v: a

    该用户从未签到

    49#
    发表于 2015-2-2 17:41 | 只看该作者
    要么咱买本看看

    该用户从未签到

    50#
     楼主| 发表于 2015-2-2 20:08 | 只看该作者
    关键是我们可以给你回复书中的问题

    该用户从未签到

    54#
    发表于 2015-3-8 10:47 | 只看该作者
    支持一下老师$ v7 H) F) R0 X& z' p* v
  • TA的每日心情

    2022-5-11 15:11
  • 签到天数: 162 天

    [LV.7]常住居民III

    55#
    发表于 2015-3-9 13:30 | 只看该作者
    可以买来看看嘛
  • TA的每日心情

    2022-5-11 15:11
  • 签到天数: 162 天

    [LV.7]常住居民III

    56#
    发表于 2015-3-12 17:20 | 只看该作者
    回帖是一种美德

    该用户从未签到

    58#
    发表于 2015-3-14 16:54 | 只看该作者
    书买了,内容很不错

    该用户从未签到

    59#
    发表于 2015-3-18 21:57 | 只看该作者
    谢谢楼主, 下载的同志都应该回复一下
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-24 04:59 , Processed in 0.125000 second(s), 20 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表