|
|
我就根据自己的认识来做一下
; ]. o( E' r: W: T" f& Q. N1 PCB的阻抗怎么控制
+ J4 J/ V: ^9 P, Y 跟阻抗有关的参数有：铜箔的厚度，走线的宽度，板子的介电参数，参考层的高度，如果是共面波模型还跟参考面的间距有关系。控制阻抗就要确保这些精度。另外在制造或者其他的因素下造成的阻抗不连续，可以使用串接电阻来吸收反射。5 e" X$ F; M+ u3 r: O" S, ]" m
% _! I# {9 a- u- W) `
2 信号线的传输速率是多少？
# F2 L/ L7 s5 ^4 S; q( L O: q 这个不知道考的啥？我知道信号的传输速度是接近光速。不同的信号，传输的速率是不一样的。6 S; @$ @1 a: y5 _) K" I
& h C$ W3 J: U6 P
3 CMOS器件输入管脚在电路中要如何处理？为什么？) g! s+ q( O5 {- e- r$ F! d$ ~; `
需要在输入管脚串电阻或者并联电容，因为CMOS的输入端阻抗很高，对静电很敏感
! K& J5 b# F+ h# {3 w* r, H. y
4 s6 S g2 j# T7 |1 P4 TTL电路不能直接驱动CMOS电路的原因是什么？% f) A9 I% u$ g& q, m
电压不匹配，TTL的H>=2.4V,L=<0.4V CMOS的H>=0.8*VCC，L<=0.1*VCC
# B4 W3 _1 E. W+ g7 F5 M& F( }3 e9 s- }0 ~0 Y( }1 _1 o: U
5 较长的时钟信号要走带状线的原因是什么？6 l+ k/ @. N* W4 B
带状线指两边都有参考平面的传输线,这个是定义。周期性的时钟线具有很强的辐射能力，当走线长了之后，更容易辐射。所以走成带状线那么可以减少辐射。3 ^( C/ o) D1 i7 N
; x! y' O2 k O# ` D
6 四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。
. r8 }/ ]! H3 u" i# ? 没有弄过，不敢发表意见。4 y6 U8 M8 }4 ^1 s- _
) a7 Z. E' H& r% M: }
7 ODT信号有什么作用？layout应如何处理？
1 |9 O* ]; p, J7 N" _ ODT信号用来开启ODT功能，主IC的是输出，DDR2的是输入。由于是控制线，跟其他的控制线等长。% l2 ?$ K' i8 q3 y. w: w
; d: |# W9 O- f3 A4 R" c/ m. _ t% U8 VTT和VREF是否能共用？为什么？# {' ^ B3 W; T% [# G8 b, z1 @
不能，电流大小不一样。两个电压都是一样，但是VTT是给终结电阻供电的，电流比较大，干扰也比较大。而VREF是给参考电压用的，电流很小，电压的精度要求高。最好分开。
, s7 g: ]9 j& X* G0 C3 z% T. z, l8 }, n) }3 h; U# S
剩下两个都不知道。, I& H6 u' ~) U' Q, F
+ u* G# Q' c- t! v% A+ H. A: x
( z9 G. `* y9 c7 k E$ l( w# C" {7 e3 T" }: [; c
4 m6 q/ o, Y- m. @! D
+ m4 n9 @1 Y7 q' F, a
" c8 M* y9 q1 V I7 _ U |
|
[复制链接]
/1 
发表于 2014-5-29 15:58
收藏
淘帖
支持！
反对！
发表于 2014-5-29 17:21