|
|
两年拉线工试一下。$ o" K: f1 a" P/ `7 ~8 S- e
1，pcb上的阻抗怎么控制？, m* S" W2 m* e- r
板材、板厚度、PP片厚度、线宽（差分线线距）来控制信号线阻抗。
8 n7 }( {) B3 l/ e" k% _2，信号线的传输速率是多少？
& B( I, o6 w2 z+ p/ D E1 y2 L约等于 Er^0.5*光速* C L6 s1 D$ C
3，CMOS器件输入管脚在电路中要如何处理？为什么？4 B5 O7 O( o {, B F( s
接上拉或者下拉电阻，输入高阻。
) |. W, @' b* ^0 E# G# _' k4 ^/ {( V j5 w4，TTL电路不能直接驱动CMOS电路的原因是什么？, \8 W; Q. X! P4 A
TTL跟CMOS定义高低电平不同。TTL 高>2.4V，低电平<0.4V;CMOS VCC 0V% n- J: C- P, R! q
5，较长的时钟信号要走带状线的原因是什么？( v9 S9 L0 M! E
长的时钟信号容易被干扰也容易干扰其他信号，带状线一般上下两层都有屏蔽层。, t( y% G: R z4 | h; c+ I
6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。) T: P( x7 n6 Q5 H) X
要错开两排焊盘吧
# P% [- s$ y2 C; d1 2跟3 4中间距离远点，中间还是要T点，两两菊花链。跟核芯基本成对称( `, x4 q2 H. T
末端匹配靠近两两中间的T点，时钟匹配靠近DDR
! G: {- r# f* b5 X7 F其他没有太多要求吧，跟核芯距离适当点。6 I' f7 h% P7 `: B c4 n& g! l
7，ODT信号有什么作用？layout应如何处理？) q( k0 G3 _! z5 K1 F
ODT就相当于一个末端匹配。跟地址控制一起等长。3 _0 ^6 U0 G) X/ j$ @! X8 s6 v. `6 ?
8，VTT和VREF是否能共用？为什么？
) b" [' [& y( H4 |) W0 ]1 E不可以。VTT一般是给终端电阻用的，VREF精度要求高，共用容易被干扰。/ W- M" p& `; N9 y5 w1 Z
9，DDR3的最高工作频率是多少？
# a$ v1 U# v; l, c g1.6G？
- `& K1 G* c, q3 s10，多片DDR3为什么优先走fly-by拓扑？
+ N8 H3 M. s. E& x. A9 {5 U3 t也有走星型的，只是从信号完整性来看fly-by更好。 |
|
[复制链接]
/1 
发表于 2014-6-1 09:53
