PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228

8 l- `; W  x& r. z( @5 A" B
  若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
$ d2 a- V% K9 b5 T! C 对，没错，坑爹的我就遇到了这个问题。。
我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
3 w' o+ {" h3 Q) P) ~2 E6 _! R, W 于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。
7 `8 p, F) M+ H5 |4 A
论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
1 G. Q/ ^0 M: o6 ~2 p( R 对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

fengyingyueshao

======================================================================

Database conversion 报告(在文件 RK3288-LPDDR3P232SD6-V12-20140623HXS.pcb 中) -- Sat Jun 29 17:35:54 2019
% G1 }7 v8 s/ J7 z& t9 {
$ R6 q8 ?: Z$ X( k( {$ y+ L======================================================================
' v2 M( M" q4 L4 ]) s
"标签”图片位于层 Top 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 <所有层> 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
& ]" ?) B7 @1 d# @( I4 R图片已跳过。
"标签”图片位于层 Top 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
3 V9 ^% W4 x; z+ L/ W5 r* f1 m$ c不受为导出选定的格式支持: 不支持的对象类型。
" c$ S1 U) z' S4 k% T8 H4 |图片已跳过。
"标签”图片位于层 <所有层> 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
2 ]5 E. h6 a' V; ]不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
* Y' M  T# D: I9 B. [6 Q# E
* |8 S  J" `% b/ {请问楼主，这种情况如何解决，PADS9.5导出asc时报错的
/ a& g% f5 ~+ ^/ z, c
4 Y! I6 r! U9 s) D/ e

mingtiandejiyi

我的还是不行呢，好多的帖子都试过了，一直出现
Translating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
% B6 v; i+ M" T: [Using translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
Reading PADS ASCII file header.
1 e' u3 v0 Y' n4 Q$ |" S5 i" X Version = PowerPCB4.0
+ B& ^$ p& O6 j6 k- l( R4 p! |- { Route Layers = 2
; w# `) X. O6 k: U Units = METRIC
Hatch mode = Vertical / Horizontal
) F* Z0 v8 e( R. s( f5 R' P Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
Initializing new database.
Creating layers.
2 \' v- o* l+ QReading PADS ASCII file body.
*MISC*
0 G, l, g* Z% q; ~) [$ ~4 p8 d) a8 L *MISC*
/ T) U; V6 q3 h4 C. k5 n* uInformation: CSet 1_5_6 renamed to DEFAULT

( I/ J) E& m$ [5 ~2 u" vWarning: Allegro doesn't support default electrical CSets.
*MISC*
*MISC*
*MISC*
" S$ g% q+ v, l+ MLZ帮忙看一下什么问题呢？

08181001

导不出，求解
, Y* ~4 a; o& k+ }3 e1 @7 r使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
$ M7 ?* V) i' m/ T) \7 G不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
不受为导出选定的格式支持: 不支持的对象类型。
+ u  s( Z$ L% ~图片已跳过。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
! I" R' h6 m$ I+ @使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

daicy

下来看看先..........

lchpcb

学习！学习！

chenxhunter

值得学习！！！感谢分享！

sallyhuang

多谢LZ分享，

duttway

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
:lol:lol:lol:lol感谢楼主

qooop

支持原创 谢谢楼主无私分享

hui_hui0228

duttway 发表于 2013-8-7 13:11
8 J& a$ h! @* k& y  Q- n/ m+ ~4 d  s3 j( qCadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
! Q6 Y2 C+ x. u9 P" Z ...

这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway

hui_hui0228 发表于 2013-8-7 14:07
- J# Q0 q$ x8 f) v& [3 v( B这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

( u# N# N5 ]' R& G7 P新手，不懂。    我现在转了1小时了，还在转的状态。

hui_hui0228

duttway 发表于 2013-8-7 14:15
新手，不懂。    我现在转了1小时了，还在转的状态。

! A0 M  S& E' `, K7 K5 [, X转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting

2 }. }* C4 [' T& n) k0 j
9 F( a  }+ P- D8 h$ M  s封装是否也要替换为我司设计中所用Symbol?
5 D" t2 F3 F$ f# _或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
请LZ详解,谢谢!

hui_hui0228

zhongyiwaiting 发表于 2013-8-12 16:35
封装是否也要替换为我司设计中所用Symbol?
$ ?5 y; @/ r$ c; Q' u$ g' D或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
请L ...

不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228

ouyanglianbing 发表于 2013-8-9 09:46
是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

0 u, t- A! }3 m0 c这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。