PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228

" N) N% F/ ?/ s- O8 [6 U
  若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
/ x. E' ?. B0 e' ~: T 对，没错，坑爹的我就遇到了这个问题。。
我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。
. u# R/ U7 e; g& u/ ^% r+ \
7 e5 ?% Z8 j5 r& Y) o( X% V, X 论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
2 H- S" s1 B# ?& C 再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
( Y  _$ M1 V& \3 a; T' D, K1 C 对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

2 q2 z" f* f( Q" x

fengyingyueshao

======================================================================

* V8 {) k+ d! RDatabase conversion 报告(在文件 RK3288-LPDDR3P232SD6-V12-20140623HXS.pcb 中) -- Sat Jun 29 17:35:54 2019
% s$ m2 ?0 y( {' j
======================================================================
* {% i* n& x( k, L& t3 K2 t' x2 I- o
+ Q. \/ f$ H, }' W"标签”图片位于层 Top 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
$ d5 k- x2 B; V% |: G图片已跳过。
"标签”图片位于层 <所有层> 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
4 }% u: [1 R: L, P# I图片已跳过。
+ h4 G4 h6 l1 Q5 j( O"标签”图片位于层 Top 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 <所有层> 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
4 c9 u" e3 a8 g+ H# M. X. m不受为导出选定的格式支持: 不支持的对象类型。
0 A+ o7 |1 K- H/ r+ |; Z0 {图片已跳过。
5 @" G/ }" B- c! k: B8 G
5 Y  k. b# a  S  ]7 z! d2 ]! V3 s请问楼主，这种情况如何解决，PADS9.5导出asc时报错的
. w7 Y; r) v: Y4 R" z" a' g1 |# I
0 E' U0 P7 E; Z2 E, _- K' ?

mingtiandejiyi

我的还是不行呢，好多的帖子都试过了，一直出现
5 N. {( q# l4 X1 \0 |Translating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
9 T/ @9 k. k3 }6 YUsing translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
8 w- E( I% X7 r7 vReading PADS ASCII file header.
Version = PowerPCB4.0
& }6 ~" A' ]9 M+ d' W7 }" B Route Layers = 2
Units = METRIC
( i  W$ T; a- ^. r! s4 n Hatch mode = Vertical / Horizontal
! t) o' S# }  E/ d0 G% c( { Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
- Q3 U: i6 \2 X( u- `+ [3 \8 b! [Initializing new database.
. x% B$ D( |3 w3 l" } Creating layers.
$ h+ v, n7 r# G" e& ^Reading PADS ASCII file body.
*MISC*
; C8 E9 Q1 ~" h6 v" w *MISC*
1 P$ V5 [1 h" F, C' zInformation: CSet 1_5_6 renamed to DEFAULT
4 ?9 P& p  Q0 a! l& ^& ?1 n
* k' Q1 a! ]7 NWarning: Allegro doesn't support default electrical CSets.
" x8 j6 W8 ]( v  ]9 r5 E5 V+ J *MISC*
- d0 j0 H, E: u/ d& | *MISC*
*MISC*
LZ帮忙看一下什么问题呢？

08181001

导不出，求解
/ ?7 S8 |/ u5 f9 J5 z* X% b使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
; B3 m3 I& T' _( i" M; a不受为导出选定的格式支持: 不支持的对象类型。
* V* O1 e" X( [3 S图片已跳过。
3 R/ N% a2 d4 |  d"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
/ B1 h- @# T$ N: B4 x4 F5 [不受为导出选定的格式支持: 不支持的对象类型。
7 s+ C' }' }6 {; {0 q图片已跳过。
7 Q1 C9 P9 ~3 O; c使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
6 `, v# }( _0 D' `8 W8 \使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

daicy

下来看看先..........

lchpcb

学习！学习！

chenxhunter

值得学习！！！感谢分享！

sallyhuang

多谢LZ分享，

duttway

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
  |; X7 k  K+ s% V) m$ e9 [:lol:lol:lol:lol感谢楼主

qooop

支持原创 谢谢楼主无私分享

hui_hui0228

duttway 发表于 2013-8-7 13:11
) H" a5 r# ~+ h+ g4 cCadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
...

这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway

hui_hui0228 发表于 2013-8-7 14:07
0 P4 t% I5 U4 D9 {% V# \这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

新手，不懂。    我现在转了1小时了，还在转的状态。

hui_hui0228

duttway 发表于 2013-8-7 14:15
* I, d4 W7 s& x新手，不懂。    我现在转了1小时了，还在转的状态。

. H% P0 L/ X0 e转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting

: _; e+ A+ c2 r  U6 U' c
" K7 a2 s' T: Q4 N2 |' ?) L封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
8 J* W- M$ A& E  Q; Z7 L请LZ详解,谢谢!

hui_hui0228

zhongyiwaiting 发表于 2013-8-12 16:35
封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
4 _3 Z! i' S: q% C4 N请L ...

% F  l& F" p, y& f9 b不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228

ouyanglianbing 发表于 2013-8-9 09:46
是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

* |: S6 Z, q+ _6 e" D- @3 X. p9 T这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。