PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228

# o7 c+ M' y% s1 F+ _* i  若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
对，没错，坑爹的我就遇到了这个问题。。
  b( `5 v2 E" z7 J0 A 我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
' e% a; \$ n+ `. I6 ^8 W 在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
! R: i' }( a# H( K+ Q9 u1 b 于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。
6 F/ \5 t( u$ b
论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
0 T7 A* j0 ^) z* ~4 V 再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
. T4 @* m1 ^# D$ i, Q  p 好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

  n7 \! m2 }) ?3 u- c

fengyingyueshao

======================================================================
; G. j. H6 ^% s  \# [$ Z9 u
" R! r/ E: ~) n% |/ L' m& ?6 {Database conversion 报告(在文件 RK3288-LPDDR3P232SD6-V12-20140623HXS.pcb 中) -- Sat Jun 29 17:35:54 2019
% e6 \) U1 p/ h0 x
* }7 G( `* D9 D* C2 l6 A* ~======================================================================

"标签”图片位于层 Top 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 <所有层> 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 Top 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
不受为导出选定的格式支持: 不支持的对象类型。
" a1 j; ~% l, w; C" Y) W1 q图片已跳过。
"标签”图片位于层 <所有层> 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
不受为导出选定的格式支持: 不支持的对象类型。
: e  E* B  W% C4 s7 E图片已跳过。

* I6 Z% \2 \- D5 }请问楼主，这种情况如何解决，PADS9.5导出asc时报错的

9 l, A# w2 `( y* a) d+ }; k

mingtiandejiyi

我的还是不行呢，好多的帖子都试过了，一直出现
4 u( E( v/ h" STranslating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
) b# H* k( ^3 z4 p  P" rUsing translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
Reading PADS ASCII file header.
. C3 y0 j1 @2 h% F# A' `! c& C Version = PowerPCB4.0
6 r  e) N3 M# D/ c  r% L# H! C' d Route Layers = 2
* I: h2 _; D' ~" B: G: ?* d' k Units = METRIC
1 B" m( e' y3 |- q Hatch mode = Vertical / Horizontal
Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
' q' P/ H; v7 E4 O% ~  N- I1 JInitializing new database.
Creating layers.
Reading PADS ASCII file body.
*MISC*
. {+ J  e, M. E4 l( J8 h% t *MISC*
Information: CSet 1_5_6 renamed to DEFAULT
& J7 D7 p! J9 _; I- j
Warning: Allegro doesn't support default electrical CSets.
*MISC*
# ^- g6 j. @! ?8 \' {0 S+ u; S *MISC*
7 d" ^0 ?# e) p# ~2 K; z *MISC*
LZ帮忙看一下什么问题呢？

08181001

导不出，求解
. |( `: G7 m8 q2 F使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
6 E! P. ~$ x" e, O4 x不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
2 F+ P0 s6 a/ `# \, q3 G"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
不受为导出选定的格式支持: 不支持的对象类型。
7 I' v+ M$ S% v1 M) O! `图片已跳过。
6 x9 @& V+ B- W使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
% H; P: C4 A  U8 E2 A7 m: }使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

daicy

下来看看先..........

lchpcb

学习！学习！

chenxhunter

值得学习！！！感谢分享！

sallyhuang

多谢LZ分享，

duttway

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
# b/ u+ S; R# A1 C/ p5 G* G:lol:lol:lol:lol感谢楼主

qooop

支持原创 谢谢楼主无私分享

hui_hui0228

duttway 发表于 2013-8-7 13:11
Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
/ W" ~' A& E. ` ...

; Q9 U/ H( I$ W# H: ?: x这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway

hui_hui0228 发表于 2013-8-7 14:07
8 f% x1 n# c  O8 E& w2 i. x. O这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

新手，不懂。    我现在转了1小时了，还在转的状态。

hui_hui0228

duttway 发表于 2013-8-7 14:15
* r0 D4 L9 V2 p# V' E新手，不懂。    我现在转了1小时了，还在转的状态。

0 l. S; P* S9 ?) `转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting

, h3 k% R* f, @4 m
6 n1 G/ o' j/ L) h; t5 O" O封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
请LZ详解,谢谢!

hui_hui0228

zhongyiwaiting 发表于 2013-8-12 16:35
' z1 d9 Z9 p7 q, ]封装是否也要替换为我司设计中所用Symbol?
# Y. G. t  K' F/ J8 K或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
- L7 ]3 v$ q" B) x% U请L ...

不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228

ouyanglianbing 发表于 2013-8-9 09:46
- Q/ t' R1 A6 D: Z, D+ f3 u: L是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

9 u. [$ F# N  c这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。