《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

li_suny · 发表于 2013-9-10 14:53

denniszeng 发表于 2013-9-10 11:23
' d8 V( u( c- \8 P/ \1.DxD原理图中节点的大小在哪里设置？
' e" |# Q( j8 [. d2.若从DxD中的原理图导网表到PADS或Allegro则元器件的PCB封装从哪里 ...

1.在settings->advanced->dot size 中设置。
2和3，需要打开网表查看，一般网表里会包含映射关系，如果不一致，则需要修改网表。
这类流程我用的不多，所以经验也不多。

denniszeng · 发表于 2013-9-10 15:26

li_suny 发表于 2013-9-10 14:43 w/ f: C+ y4 s5 \
已经答复，请查看上一条。
0 f0 x* \3 d4 m1 X如果有问题，可继续讨论！

不好意思，因上次网络原故导致连发了好几次。还望李工理解。
在这里挺感谢您的热心解答，谢谢了！

denniszeng · 发表于 2013-9-10 15:28

已经答复，请查看上一条。l; y. [9 a) N% ]
如果有问题，可继续讨论！

不好意思，因上次网络原故导致连发了好几次。还望李工理解。
在这里挺感谢您的热心解答，谢谢了！

denniszeng · 发表于 2013-9-10 15:39

总的感觉mentor的这套pcb设计工具前端设计输入比较麻烦，后端布局布线则比较方便。尤其是中心库，如果要从无到有的建立，是个非常艰苦的过程，可以说，没有一个强有力的中心库支持，这套软件的推广使用就会步履维艰。从外面公司对这套软件的使用情况看，Mentor一般适于团队化设计方式，而PADS适于个人做设计。从长远的角度看，数字产品的速度越来越高，信号完整性的问题越来越突出，因此该套工具在目前所使用前景很广泛。

li_suny · 发表于 2013-9-11 23:13

denniszeng 发表于 2013-9-10 15:395 e! h+ y9 c% g6 t$ g2 Y! D4 D
总的感觉mentor的这套pcb设计工具前端设计输入比较麻烦，后端布局布线则比较方便。尤其是中心库，如果要从 ...

确实如此！

lalasa1987 · 发表于 2013-9-12 09:41

lalasa1987 发表于 2013-9-6 12:44
. U- C4 r1 {& ]李工，原理图中怎样可以方便又快捷的把一个Fracture Symbol的管脚列表导出来，包括：pin number，pin name ...

李工，帮忙看下这个问题好么，在580# ~谢啦~

yyc7090 · 发表于 2013-9-12 18:11

PCB做好了，可是要改某个元件的封装。在中心库里改了之后，在原理图中更新库，重新打包，前向注释，但是到了PCB中还是不行。郁闷啊！求指点！

li_suny · 发表于 2013-9-13 13:50

lalasa1987 发表于 2013-9-6 12:44
5 T; F; ^4 \8 L李工，原理图中怎样可以方便又快捷的把一个Fracture Symbol的管脚列表导出来，包括：pin number，pin name ...

原理图中可能不行吧。
在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

li_suny · 发表于 2013-9-13 13:52

lalasa1987 发表于 2013-9-12 09:41
1 n w% ?) S# W' p2 A7 ~李工，帮忙看下这个问题好么，在580# ~谢啦~

答复在593#

li_suny · 发表于 2013-9-13 13:54

yyc7090 发表于 2013-9-12 18:11" q! C! W5 s S$ M1 Z
PCB做好了，可是要改某个元件的封装。在中心库里改了之后，在原理图中更新库，重新打包，前向注释，但是到 ...

前标的时候选择Delete模式试一下。

v520 · 发表于 2013-9-14 16:21

我将pads pcb转为ee后，没有阻焊层和助焊层，有什么办法可以将这两个层加上

jang2lin · 发表于 2013-9-16 12:32

Error, Pin 'CONTROL' at <-280,1400> on Block 06_CODEC1 at <-280,900>:
Pin width mismatch between parent and child. Parent pin
has a width of 27, child external has a width of 1.
Error, Pin 'CONN' at <-280,1200> on Block 06_CODEC1 at <-280,900>:
Pin width mismatch between parent and child. Parent pin
has a width of 9, child external has a width of 14.
请问下，在使用Mentor的Design Capture出现这个error message 是什么问题导致的呢？

lalasa1987 · 发表于 2013-9-17 09:26

li_suny 发表于 2013-9-13 13:50
( {$ f/ Z% _6 j( d- `0 {原理图中可能不行吧。, R# R# k- ^- n3 j) T4 }
在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

这样的话不是只有管脚列表么，而且我如果是多个symbol组成的part的话还要导好几遍。。。。
这种样子就没有办法将一个完整的器件的网表导出来啦。

lalasa1987 · 发表于 2013-9-17 09:28

li_suny 发表于 2013-9-13 13:50* P& {3 i# r. D m' h# B6 u$ z
原理图中可能不行吧。
& j$ b$ O' _" ^. @3 E( O在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

李工，补充下，需要的是原理图中导出的带网络名的管脚列表。。。

usm4glx · 发表于 2013-9-17 10:12

本帖最后由 usm4glx 于 2013-9-17 10:13 编辑

李工
用DXDESIGNER 画原理图在进行CROSS reference这步时出现
scout: Error 188: Locked objects detected (close schematics).
查找其HELP文档好像还没有Error 188的解释，这是为什么啊

帐号		自动登录	找回密码
密码			注册

《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

浏览过的版块

推荐内容 /1