《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

li_suny

yth0 发表于 2013-4-20 16:47
这个分两次挖就行了吧？

1 c& D  S% O! ~' W7 t; k这个你可以尝试一下，
我用的是先挖外边方框，再添内部铜皮的方法，形成这样特殊的空腔。

sexfei

li_suny 发表于 2013-4-22 10:17
/ j$ \8 f2 J1 a5 t间距一般是按照规则设置中的Pad to pad的间距，可自动放置。
放置在固定坐标上，这个应该无法自动处理， ...

( N+ P& w8 k/ ]比方说每边放置三列，一次放置一列，能把每一列放置在固定的坐标上吗，就像做封装时放置一列焊盘时，按一下F3键，就能输入坐标放置了！

yth0

li_suny 发表于 2013-4-22 10:30
这个你可以尝试一下，
我用的是先挖外边方框，再添内部铜皮的方法，形成这样特殊的空腔。

呵呵，我试了一下，两次挖可以，我觉得主要是想挖去的那部分中间有空腔，软件被整晕了，不知道该怎么挖了，{:soso_e113:} 如果把这个图形打散，形成2个中间没有空腔的图形就可以挖了。

+ x! o0 w  u! @
+ R/ @0 X6 p7 K* r+ N



0 Q0 A: {7 |: U7 J) {
5 I% |- o& D% U, M! j( Q1 q1 O

! D  l+ A/ h7 J9 C

li_suny

sexfei 发表于 2013-4-22 14:09
* k% h- p2 v8 k0 F# A: L% A比方说每边放置三列，一次放置一列，能把每一列放置在固定的坐标上吗，就像做封装时放置一列焊盘时，按一 ...

2 r" T5 S$ z9 m放置Bondpad(bondfinger)就像是布线一样，对坐标确实没有严格的要求，实际上打线的时候也是如此。
2 ?  e+ g, E6 B' \# d# o当然放置整齐会比较美观，我通常是设置一定的Grid或者辅助线来对准。

2 W  R" e/ Z# @# y建库的时候放置焊盘可以输入坐标，因为焊盘对位置要求很精确，而Bondpad对此并没有要求，因为打线时是很灵活的。
  R2 G: Z) t8 H3 z0 O$ D所以，将Bondpad理解为布线的一部分会更加合理。

li_suny

yth0 发表于 2013-4-23 08:30
8 ]7 |) b. _+ v呵呵，我试了一下，两次挖可以，我觉得主要是想挖去的那部分中间有空腔，软件被整晕了，不知道该怎么挖了 ...

你这个思路很好，通过两个多边形图形组成了一个中空的非多边形图形。
. s  C) V. S# L: b0 S! l这种思路可以推荐给大家，谢谢！

lovelijizhi

请问在Expedition PCB 中什么时候可以用Constraint Editor System中的file>Import>Layout Template中倒入Layout Template?现在发现有块PCB中的Layout Template有点问题，想重新倒一下Template但是Import>Layout Template是灰色的，不可以用，什么情况下可以用呢？谢谢！

lovelijizhi

  w- l# k, |" Y) W6 `! M3 \5 V! o大家好！下面是对369#的解释。这块PCB最开始用的是4层板的layout template，后来改成单面板，下面发现有图示错误。
. p& D6 w# v% m8 w. e: rLayer Range: Layer 1-4,应该是Through Via的。project文件见下面的zip。请问怎么重新倒入layout template?谢谢!

lovelijizhi

怎么没人回复？

li_suny

& U+ i3 B5 ?5 {' }2 v+ j
* j/ H7 A2 Y- k8 O& m; q

lovelijizhi 发表于 2013-4-27 14:15
大家好！下面是对369#的解释。这块PCB最开始用的是4层板的layout template，后来改成单面板，下面发现有图示 ...

* h  i3 s+ l# v* o
“import Layout template“
功能只在开始设计原理图的时候可以用，方便原理图设计师对板层进行规划，这时候，从原理图中打开CES，可以使用此功能。
# s( d- u( d5 \8 H- D; _
, ?! Q1 u: ^! P9 I5 U7 ^而当进入PCB以后，有了确定的层叠，这个功能就变灰色了，不能再重新导入了，这时候就需要从PCB中的Setup Parameter中去更改层叠设置。

simhfc

在7.9.4版本里，即使在PCB里变更了层数，回到CES里，底部信息窗口显示的template仍然是最初的layer；
7 k7 u/ n, {3 x; Y" y2 i0 t8 R; h3 ^
6 E; Z6 C$ D$ D( y4 J; s: D比如最初采用了6 Layer template，后在PCB中增为8 Layer，打开CES，底部的Output窗口仍然显示 Layout Template: "6 Layer Template"；
3 w4 p8 o7 d: {6 K$ w
虽不影响其他任何设计，但总觉得有点疙瘩，嘿嘿……

li_suny

simhfc 发表于 2013-4-28 13:48
* I" }4 o( @8 {) G; X' e# _& u- M在7.9.4版本里，即使在PCB里变更了层数，回到CES里，底部信息窗口显示的template仍然是最初的layer；
6 D0 \& |7 \( A! T* O: c
: n/ a! n: W2 ^6 p* Z比 ...

7 G) }) e2 ]1 r; x这个信息是正确的！说明这个设计引用的模板（通常是在库里定义好的模板）。

/ S% B! t  g: ~7 j9 O% v无论后来设计变成了什么样子，包括层数、层叠结构、外框等，但最初引用的模板是不会变的。
相当于设计最初始的状态的记录。

simhfc

li_suny 发表于 2013-4-28 13:59
$ @0 Q& r( _) B. m+ n0 i这个信息是正确的！说明这个设计引用的模板（通常是在库里定义好的模板）。
' o8 B8 _: W. l1 e+ S! e7 j
无论后来设计变成了什么样 ...

1 B3 q$ Z, V! j
我能理解，但PCB的Layer都已经变动了，CES里的Stackup也同步变化了，仅仅在信息显示上仍给出老模板的信息已经没有用处了，还不如显示与当前设计对应的信息；

- w8 K) x0 N! @6 W毕竟Stackup如果需要变更，在设计开始后不久、布线等工序完成之前就需要着手了，那样底层的变动，保留最初原始信息的意义不大。

li_suny

simhfc 发表于 2013-4-28 21:19
0 V9 F0 Z* y1 o  Y我能理解，但PCB的Layer都已经变动了，CES里的Stackup也同步变化了，仅仅在信息显示上仍给出老模板的信 ...

8 L2 D" I' d" O) |8 O, I这个原始信息确实意义不大，所以我从来都没注意过{:soso_e120:}

simhfc

li_suny 发表于 2013-5-2 09:47
8 b4 [; [- k& x$ J, a这个原始信息确实意义不大，所以我从来都没注意过

; n* c% b6 @8 {. h; S. o, e% Y
. @( i4 s+ j4 _* ~/ [( M- ^唉~~~ 自从注意到这个信息，每次开CES都忍不住去瞄一眼，成了疙瘩，强迫症啦~{:soso_e118:}

cxt668

Orcad画的原理图怎么将网表导入到EE PCB中？有没有详细的新PCB封封装库的教材？谢谢！