找回密码
 注册
查看: 9643|回复: 33
打印 上一主题 下一主题

[仿真讨论] 关于信号跨分割,为什么在同层不可跨分割,但打了过孔换层后可以参考不同层?求教!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-7-18 18:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 sandyxc 于 2012-7-19 12:20 编辑 2 c; C0 j$ C2 A

9 P/ V: W: b, G6 y* R1 H3 r$ i" d. E还是跨分割的老问题了
5 c7 a' x7 W( |* {
: b/ O8 q6 q0 l0 [5 p( r5 i看过一些4层板的PCB文件,常出现一些高速信号换层后跨分割,比如说 1 组USB信号,在 TOP 层参考 3.3V,然后打了 Via 换到BOTTOM 层走线,但参考层变成了GND,这样算不算跨分割?如果不算,那信号如何回流的?/ p+ V0 q/ p, r/ c5 ^

$ q8 u, f5 P, l3 V如果信号不换层,而参考层从 3.3V 变为GND,这无疑属于跨分割,但打了 Via 后,这样的方式为什么可行?
% ]3 O! p& A1 n  g, v) {6 ^- z8 d8 ?- K8 v5 h& t
我参考过公版PCB设计,也请教过布线较资深的工程师,证明这种方法是可行的,只是现在找不到理论依据" p. p! G' K8 g& V. [3 S% [4 t
% x3 K% b% [- q9 `- q
向大家请教了{:soso_e100:}
& L3 E* H& a* ]8 J, s6 y  i5 n# e8 @1 I' u$ O0 A
等高手出现了~

该用户从未签到

2#
发表于 2012-7-18 19:28 | 只看该作者
电源和GND之间有平面电容,提供回流路径,不得已而为之

该用户从未签到

3#
 楼主| 发表于 2012-7-18 22:48 | 只看该作者
本帖最后由 sandyxc 于 2012-7-19 09:07 编辑 ! w& h. ^. l" I7 S' m0 y
3345243 发表于 2012-7-18 19:28
: l4 {& A( r- j' s- N电源和GND之间有平面电容,提供回流路径,不得已而为之
, N3 Z: t$ D: j) g/ N
9 c6 o* b) p$ `4 F1 @1 r, K
那如果是从3.3V ,就到5V呢,也没有电容9 v  s  m2 p; E
* v+ v/ G+ Y; s. V
感觉不是电源和地之间的电容的原因。

该用户从未签到

4#
发表于 2012-7-19 10:07 | 只看该作者
关于这个问题,不管信号是否换层,只要参考层变了,就算跨分割了。如果前后两个参考层电压相同,就在信号换层附近加过孔把两个参考层连接起来,如果电压不同就在信号换层附近加电容,把两个参考层缝合起来。

该用户从未签到

5#
 楼主| 发表于 2012-7-19 10:34 | 只看该作者
yejialu 发表于 2012-7-19 10:07
( p4 M# C9 d& i9 }* j/ {+ @关于这个问题,不管信号是否换层,只要参考层变了,就算跨分割了。如果前后两个参考层电压相同,就在信号换 ...
$ {; `+ T+ |, A1 O) g4 P* y0 A: l
对,这是最常见,也是最规范的方式,
- i5 B5 Q: `' }" k2 [+ ^$ `' [# [! b1 V0 d" U0 z; C
但这种打孔后参考层改变的设计常见到,不知是否合理?  o) ~/ W' b$ D, }/ r$ ~1 P
个人感觉,与过孔有关系,但找不到原因。

该用户从未签到

6#
发表于 2012-7-19 11:21 | 只看该作者
本帖最后由 yejialu 于 2012-7-20 09:29 编辑 ) n+ j6 A) q, ]& M4 R1 L2 `' r

" t) X' B) a. t6 V. c' d参考层改变之类的要加电容,而不是过孔。

该用户从未签到

7#
发表于 2012-7-19 11:22 | 只看该作者
高速信号换参考层必须加,低速信号可以看情况。没地方就不加了。

该用户从未签到

8#
 楼主| 发表于 2012-7-19 12:17 | 只看该作者
yejialu 发表于 2012-7-19 11:22
4 n  F+ Z8 N( {' g# S5 P高速信号换参考层必须加,低速信号可以看情况。没地方就不加了。
% f. Y' W/ e2 y  I
最规范的方式是不跨分割,如必须跨分割,则加电容,现在的问题并不是不知道规范的方式是什么
! b+ }/ `6 C) U4 F; o
' i+ l7 z- l( ^6 X9 ~" ^0 C而我现在说的是换层后参考面发生变化,我看过公版PCB设计,里面有这种情况,也请教过布线工程师,都说这种方式是可行的,只是不知道这种方式为什么可行,向大家请教。

该用户从未签到

9#
发表于 2012-7-19 22:09 | 只看该作者
其实你的问题就是回流路径的问题:) R& y, T+ k" K# a1 Y( q- e
1:如同NET,可在信号孔附近加VIA,连接2个参考层。完成最小化回流路径。9 k+ O: @, h2 a7 |( _4 J
2:不同NET,可在几个信号孔附近加cap,返回电流通过电容回到驱动端,最小化回流路径。同时还能减少电源地谐振,或减少电流路径感抗。但COST,空间增加。 不得已为之

该用户从未签到

10#
 楼主| 发表于 2012-7-20 09:09 | 只看该作者
qaf98 发表于 2012-7-19 22:09 ' Z- g: u! T( T5 O" G9 Y8 b
其实你的问题就是回流路径的问题:
* l  w  v9 ^4 S0 u. f" A1:如同NET,可在信号孔附近加VIA,连接2个参考层。完成最小化回流路径 ...
4 R) O1 h. i2 z; r9 J, q
谢谢这位朋友
: @& W7 w0 \4 d" x2 B6 D8 {你说的是通常的方法。8 ~0 w2 J; j  l
现在我的问题是,信号打孔过层后,参考层改变了,这个时候也没加缝合电容,又因为我在很多PCB上见过这种设计,所以我认为这是可行的,现在我是想知道为什么可行?+ m. g! c) {; ?
6 U) ^7 E- s1 n! A" l5 R
1. 信号打孔换层了! Z+ n- Y3 A9 r5 g
2. 参考层改变了/ J$ ~! ?% _. K& T
3. 没有缝合电容
" Y/ k" H$ }- d) F1 b2 q$ A; J2 M5 ~/ A% a, W' L+ y* }
一共3点,这种方式为什么可行?

该用户从未签到

11#
发表于 2012-7-20 09:40 | 只看该作者
对低速信号可行, 高速信号这么做估计行不通, 请问楼主的信号速度

该用户从未签到

12#
 楼主| 发表于 2012-7-20 12:10 | 只看该作者
yejialu 发表于 2012-7-20 09:40
! Y# V$ _* N- F+ v- L对低速信号可行, 高速信号这么做估计行不通, 请问楼主的信号速度
9 w, X7 s. Q% Q
不是低速信号1 d4 C9 F: c9 M/ C% X3 H
USB、PCIE、100MHz的CLK,都见到过。1 y# H! s" k5 w9 W& u8 m( N
因为我参考的是公版PCB文件,而且是不同家公司的,所以暂认为这种方法可行,但找不出理论依据。
+ G! U; v6 J$ D

该用户从未签到

13#
发表于 2012-7-20 12:55 | 只看该作者
在我们这不允许高速信号这样。

该用户从未签到

14#
发表于 2012-7-20 17:26 | 只看该作者
4楼说的有道理,一般都是这种处理方式!!

该用户从未签到

15#
 楼主| 发表于 2012-7-24 11:11 | 只看该作者
求高手出现哦~{:soso_e172:}
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-28 01:19 , Processed in 0.093750 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表