找回密码
 注册
123
返回列表 发新帖
楼主: sandyxc
打印 上一主题 下一主题

[仿真讨论] 关于信号跨分割,为什么在同层不可跨分割,但打了过孔换层后可以参考不同层?求教!

[复制链接]

该用户从未签到

31#
发表于 2012-8-9 21:34 | 只看该作者
本帖最后由 cindy0924 于 2012-8-9 21:38 编辑 % F! U3 i4 \: g: C" n/ W( m
sandyxc 发表于 2012-7-20 09:09 + e+ ]; R: j  g! J
谢谢这位朋友
; A; U+ k! f$ v* \& h, l- H你说的是通常的方法。! l& `7 U/ T* N, d5 p
现在我的问题是,信号打孔过层后,参考层改变了,这个时候也没加缝 ...

, _/ B- {8 ?5 {% _; h5 {9 x! N
2 [3 c5 k5 N- J7 l1 Q你所谓的公板设计是那样的,你觉得可行。那现在100M的速度这种设计可行,不代表1G,10G的速度可行。9楼也从原理上给出了解决,为何楼主一味的纠结公板的设计呢?' m& M# q4 R4 {% Q& i
而且一共四层板,你不让他参考不同层,那你打算怎么走?布线很多时候是一种折中

该用户从未签到

32#
 楼主| 发表于 2012-8-10 10:26 | 只看该作者
cindy0924 发表于 2012-8-9 21:34
1 w: x: t8 R( O8 o/ _你所谓的公板设计是那样的,你觉得可行。那现在100M的速度这种设计可行,不代表1G,10G的速度可行。9楼也 ...
2 A* i( p2 N% K. v) g' n  J
感谢您的回复{:soso_e100:} 1 e% R1 [4 S5 Y* Z3 x- W% ~

0 }# O% S& W1 L* M1. 按我现有的知识量,我认为这种方式不可行,而在多个不同厂家的公版设计中看到这种方式,只是暂认为可行;
, _# A1 ?% L9 r% s6 ~: }( N0 {: |" z4 F/ O9 s# |) c
2. 不管这种方式正确与否,我都想找出理论依据。
$ |1 A) S# L6 X) z( ^0 d3 W* M7 Q6 V& C( O% \
3. 4层板叠构,我用的是 SIG - PWR - GND - SIG,所以才会出现这种现象,再加上我们现在的PCB集成度高,Layout上没办法,改6层板成本又过高,不得已而为之。这种情况,当然是布线没办法的时候了,如果空间足够,当然不会有这个问题了。

该用户从未签到

33#
发表于 2012-8-17 15:29 | 只看该作者
可是有一个问题,DDR走线这么密,不可能每根线换层了都能够在附近放via的吧,但是BGA的你又必须得要打过孔啊。

该用户从未签到

34#
 楼主| 发表于 2012-8-18 10:23 | 只看该作者
jang2lin 发表于 2012-8-17 15:29 3 g5 Z, d7 o" G& Q0 n7 `+ g1 h
可是有一个问题,DDR走线这么密,不可能每根线换层了都能够在附近放via的吧,但是BGA的你又必须得要打过孔啊 ...
3 u) m5 \& B: X* \+ j
哦,感谢这位朋友的回复& ]3 {; m' J( J0 K5 H% r' k

" V" H) t+ V9 e# n, M4 m! rDDR不会有这种情况的。
5 K4 i& ~. A- D" f; w" D5 u) E
+ ?7 [5 O2 j  a% H我遇到的,一般都是USB、SATA、HDMI这些信号,主要是PCB很小,SIG-PWR-GND-SIG这样的叠构,电源分布又很复杂,所以就出现了这种情况。
$ |  p2 r) D2 @4 ^
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-1 14:06 , Processed in 0.062500 second(s), 18 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表