找回密码
 注册
123
返回列表 发新帖
楼主: sandyxc
打印 上一主题 下一主题

[仿真讨论] 关于信号跨分割,为什么在同层不可跨分割,但打了过孔换层后可以参考不同层?求教!

[复制链接]

该用户从未签到

31#
发表于 2012-8-9 21:34 | 只看该作者
本帖最后由 cindy0924 于 2012-8-9 21:38 编辑
& r1 ?( m0 c$ h' R
sandyxc 发表于 2012-7-20 09:09 & K& v3 G! {; Q% _
谢谢这位朋友& B) ~9 B: O% S* V% `7 k# e
你说的是通常的方法。( x4 l$ H$ g# x4 z
现在我的问题是,信号打孔过层后,参考层改变了,这个时候也没加缝 ...
& u. h0 |8 H9 I# l& ^% o

3 j% }9 d3 N9 m9 w1 }. q* Y& `' v' N你所谓的公板设计是那样的,你觉得可行。那现在100M的速度这种设计可行,不代表1G,10G的速度可行。9楼也从原理上给出了解决,为何楼主一味的纠结公板的设计呢?
6 ]/ W: `1 _+ f9 d8 F; @& F" X* |而且一共四层板,你不让他参考不同层,那你打算怎么走?布线很多时候是一种折中

该用户从未签到

32#
 楼主| 发表于 2012-8-10 10:26 | 只看该作者
cindy0924 发表于 2012-8-9 21:34
5 M5 C8 ?/ |3 x- o你所谓的公板设计是那样的,你觉得可行。那现在100M的速度这种设计可行,不代表1G,10G的速度可行。9楼也 ...

8 Q6 v6 Z( l" W  e. g感谢您的回复{:soso_e100:}
0 q9 {4 K9 N; _7 b1 H& {  |  c! @7 q0 h- O' s8 t
1. 按我现有的知识量,我认为这种方式不可行,而在多个不同厂家的公版设计中看到这种方式,只是暂认为可行;) s% f5 a1 Q$ p" m% @' ~
$ t0 e/ M! S+ W3 \
2. 不管这种方式正确与否,我都想找出理论依据。
. B' c  ~6 y" p$ W! T; z% x' V3 T2 p& M
3. 4层板叠构,我用的是 SIG - PWR - GND - SIG,所以才会出现这种现象,再加上我们现在的PCB集成度高,Layout上没办法,改6层板成本又过高,不得已而为之。这种情况,当然是布线没办法的时候了,如果空间足够,当然不会有这个问题了。

该用户从未签到

33#
发表于 2012-8-17 15:29 | 只看该作者
可是有一个问题,DDR走线这么密,不可能每根线换层了都能够在附近放via的吧,但是BGA的你又必须得要打过孔啊。

该用户从未签到

34#
 楼主| 发表于 2012-8-18 10:23 | 只看该作者
jang2lin 发表于 2012-8-17 15:29 # N2 f8 P* I' g) j9 h  r; y
可是有一个问题,DDR走线这么密,不可能每根线换层了都能够在附近放via的吧,但是BGA的你又必须得要打过孔啊 ...
5 n7 h, ^+ V4 [; \$ v9 n( h
哦,感谢这位朋友的回复7 E/ `+ C( I& y9 G& s4 f3 c
  s+ u1 g& g' U0 d9 y+ S* e
DDR不会有这种情况的。
6 c1 J/ `/ `  y; X
& V# _: m% x+ ~' e6 j: a8 A我遇到的,一般都是USB、SATA、HDMI这些信号,主要是PCB很小,SIG-PWR-GND-SIG这样的叠构,电源分布又很复杂,所以就出现了这种情况。* v3 q; H5 ]; O1 c' r! ~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-28 10:44 , Processed in 0.046875 second(s), 18 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表