|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence17.2_2016 SIP 系统级别封装
" a0 v8 ^' Y; d
* m, a2 G: n6 n! B
: {& {5 r! b. k5 D1 ~: z1 {/ FSIP特点：
+ i1 c3 k, l7 T$ H1.可以把不同的IC集成在一块
0 {1 g% y8 y3 e8 M+ m( a2.可以把不同工艺的IC集成在一起- Y+ l/ Z! g- g! P& _0 T9 V9 J
3.能集成有源和无源4 Q8 w O* ~9 m9 B' I P
4.SIP内部器件可以根据需要自由组合
* @1 {7 h. z( z5 r5.提高器件互联性能! J' d M6 L0 j3 j( T; Y5 B1 b5 K
6.基板中可以埋入有源或者无源
! S+ L( a/ p& Y& l8 e1 a7.集成一个或多个SOC: C1 c8 z! S% D" m$ x" C
SIP设计优点：/ b' h1 V, ^: e( k8 {
1.成本低
! U- g9 k, w; C# a2.密度高
; C; ~5 Y) Y( d' g8 g0 E3.性能高9 R8 ~9 @9 H2 e
4.功耗低' K0 r Z. v- h2 H9 N2 a0 N
5.设计周期短8 J) e9 t/ W1 ~- f
6.灵活性高
& Q. J6 @5 K$ l6 b4 g; B" ^5 i8 w
3 x8 C- B8 Y( `: a7 {: }! p# S! K% C* t: d$ J9 x+ f z) P
5 Y3 O# @3 `# m+ O0 n) b1 c2 i9 X" f0 ]0 Z
|
|
/1 
发表于 2023-1-29 10:49
收藏
淘帖
支持！
反对！
发表于 2023-2-15 14:52