|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence17.2_2016 SIP 系统级别封装! ~: u7 _* V# j
/ ] E6 e' `9 M2 T) d# c. ]
: Y/ f' l( L% s+ p% GSIP特点：
3 s+ ]5 T* l4 Q1 p; q1.可以把不同的IC集成在一块0 p8 o0 P( a. y
2.可以把不同工艺的IC集成在一起 P% X# p5 E8 d/ v1 Z
3.能集成有源和无源) W0 g1 A: ^: b f
4.SIP内部器件可以根据需要自由组合' A, V( N& ]& Z( |1 h, e0 j
5.提高器件互联性能
8 Q) J3 s' r$ l& ? [3 D6.基板中可以埋入有源或者无源$ l u( O: _. Q' [2 w7 }7 J
7.集成一个或多个SOC
" x8 S8 q( U" z1 p) \SIP设计优点：
; ]: T1 c: X( W; \1.成本低; D" K& B9 {6 |% f
2.密度高- a7 V$ P# o; E" N# @
3.性能高5 p/ G8 J# I( z" h3 y) i, ?
4.功耗低% {5 a; w) E% @) W; p
5.设计周期短" I9 @5 L) A4 B% z% [* E- N/ Q: C; U
6.灵活性高
; R5 U: C) ?( A: D# R2 C, _- x( R& c6 J" m! S6 M
4 J# }4 P0 J& G* m
+ ]6 R: D2 ~, _- ~: v8 q
e0 w# h! ?. {- e* x. S |
|
/1 
发表于 2023-1-29 10:49
收藏
淘帖
支持！
反对！
发表于 2023-2-15 14:52