|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence17.2_2016 SIP 系统级别封装; P h- v' L4 } M1 H. D7 C2 `
) t: K% h- k; f% F1 i Q
; p+ c0 n. {3 `1 \% e+ l) ~SIP特点：
' i( l( Q& t' l ]4 y8 [- S1.可以把不同的IC集成在一块6 V) r0 [/ i! G9 U- F* m: k
2.可以把不同工艺的IC集成在一起
# ]0 T4 a0 U1 M" \' b3.能集成有源和无源1 M8 G. q1 Z9 U. Z4 I3 K
4.SIP内部器件可以根据需要自由组合8 z8 R2 h( i& v0 b0 f
5.提高器件互联性能& x$ T% o% h* f9 T$ d; f# V
6.基板中可以埋入有源或者无源
e5 c& v/ J7 Y L) x- ^0 D( g7.集成一个或多个SOC
3 j9 Z3 f4 {0 _4 t* KSIP设计优点：
s& ^! Y) Z( H7 U3 s1.成本低+ ^! l- ` [5 t; v
2.密度高3 s& a. s4 L( K! q; t% @# `$ [
3.性能高
, r! @* A) s, t8 U; F4.功耗低3 A5 c' H2 H7 B4 O. t7 T
5.设计周期短6 U5 I$ \2 w, `% B% t6 e
6.灵活性高
$ x( P6 Y# I! J( ?# `& k7 l8 k1 w2 Y$ N9 T
2 O% u9 G) u) S" J# s- w, ]+ [# c& Q1 u# s8 Z- c
$ T. p+ Y/ s$ N/ v5 P9 x+ E5 E" D/ O7 R |
|
/1 
发表于 2023-1-29 10:49
收藏
淘帖
支持！
反对！
发表于 2023-2-15 14:52