|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence17.2_2016 SIP 系统级别封装
$ N3 R; i2 n% ^ i% ]6 k# S i* _' D! s2 h0 ]- ^+ f
. X/ u) n: N) F4 b( [, r! ]SIP特点：2 n1 }" m7 j( Q0 z8 \0 g4 h* z
1.可以把不同的IC集成在一块! {' p; |1 W+ }$ Z4 K* o5 y
2.可以把不同工艺的IC集成在一起
* l. J8 _9 ]6 I' x1 B! u3.能集成有源和无源5 p8 u4 b' |% q3 F( f
4.SIP内部器件可以根据需要自由组合/ K9 N; [% J, i2 o/ Z
5.提高器件互联性能8 m6 X8 q1 B5 Y$ X' Y3 L
6.基板中可以埋入有源或者无源
* S( u; Z$ S" f1 d; v( Z! C6 V3 V, G7.集成一个或多个SOC/ B( Q! u, l3 _% ^, t
SIP设计优点：: f$ k8 `5 M; q' W$ b6 Y; H& @
1.成本低
3 m# o- J9 @, ?: o$ p2.密度高
5 T4 `7 b0 h: o! t) \3.性能高3 b: G, o7 F4 Z8 s! ]
4.功耗低* S' ^0 i4 c" v* Y4 c' K" H+ T
5.设计周期短
" w! x( v& [- ^8 a. s. M( N) s& a6.灵活性高0 O. q5 h; ~8 f _
' h. b7 I [1 v
0 I7 M# h5 t. B' V5 G! D
0 }% B: P4 H5 W3 f3 R# u, w. N/ L6 s: h
|
|
/1 
发表于 2023-1-29 10:49
收藏
淘帖
支持！
反对！
发表于 2023-2-15 14:52