【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

gr1x · 发表于 2008-12-18 20:51

看看，多谢！

老子124 · 发表于 2008-12-26 15:45

不断学习

ykwym · 发表于 2008-12-28 11:30

学习学习

cauchy · 发表于 2008-12-29 15:30

学习学习
学习学习，版主的水平很高啊！

michael_jnan · 发表于 2009-1-1 10:19

版主的造就好深阿，努力学习

紫云卿 · 发表于 2009-1-13 12:59

学习性很强啊，新手初来，发现这个地方真是个好地方。

zhou4055 · 发表于 2009-1-18 21:34

是啊.

mikle517 · 发表于 2009-1-19 13:58

这个不错，学习下~

xiaokira · 发表于 2009-2-5 16:25

我问一个弱弱的问题哈：在时钟同步系统中，时钟CLK和数据的logic time（或说的笼统一点flight time）一般是不一样的，所以才会通过一些手段来完成两者的匹配，我能这样理解吗？

okang · 发表于 2009-2-8 16:39

那个板凳看，大家的讨论好精彩啊~~

okang · 发表于 2009-2-8 17:08

请问在进行clk仿真的时候，如搂住所说由于时钟要求严格的单调性（姑且认为只在上升沿采集数据），那接受端的Vil和Vih，应该设置成什么值呢？我现在用的方法是将Vil和Vih设置成相同的值（实际操作的时候将Vil和Vih之间有个很小的差值），大概就是将Vil和Vih取一个加权平均数（也有取归一化值得，但是这个具体方法不太了解）
请问接受端的Vil和Vih，与驱动端Vmeas，有什么具体的联系么？是否也需要保持一致？
假设接受端的Vil=0.8,Vih=2,驱动端Vmeas=1.8,应该如果设置呢？如果推广一下，假如驱动端Vmeas超过了接受端的Vih这个应该如何理解呢？
期待楼主的精彩回复，也希望各位看客能给出自己的答案，谢谢

roseknight_gao · 发表于 2009-2-9 14:35

学习，学习，再学习

ale177k · 发表于 2009-2-11 17:55

以前粗略看过，没这里讲得这么精细，呵呵

hust_yojin · 发表于 2009-3-4 16:03

学习中

viafire · 发表于 2009-3-12 13:46

看来要顶啊

帐号		自动登录	找回密码
密码			注册

【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

推荐内容 /1