【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

cdljx123456

我来学习了

飘来荡去

我来也

六根弦

非常好的观点，值得我们新手学学啊 ！！！
9 b- n& _( o+ G/ H) J :)

31330023

看看,,,看看,,,看看,,,

xatys

学习学习

qiu2004

学习~~~

demon_wang

很热闹啊，看看

lj905722

期待SQ已经很久了

happybai

学习中

Iric071

我没接触过仿真。。顶了各位再学习。。。。
9 X4 }9 j  t. R. p+ C2 U: ^1 _2 G不晓得你们所说的仿真是不是zuken里面有的那个什么ansoft,lightning,傳輸線分析一樣阿...都沒整過阿

hpcbdesign

学习一下

ivyyvi

应该是 资料吧 ，瞅瞅 ，谢了 。

liulinjievvv

正在学习SQ，楼主是强人啊！

liulinjievvv

问题一：版主在讲buffer delay时，图中的C点输出的是CLK还是Data？
             如果是Data，Data在Clk的参照下输出，所以有Logic delay。
& P7 g: C2 k- u- d/ h  q             如果是clk，则C点输出的clk是由A点输入的clk处理得到的。
             这样理解对吗？
" A  D3 X1 P) M" K( \: Q1 |             A点输入的CLK是驱动信号吗？（晶振产生的clk或别的IC提供的clk）
& ]1 f+ m. f% ~4 {7 G            我们在用SQ仿真时，仿真图上只有buffer delay 没有Logic delay ，是这样吗？
. Q2 c. q  T0 K, j+ y9 M            那logic delay 对我们没什么作用，是吧！
% K) d& S( L+ q( D8 ~1 |( S9 e问题二：版主说实际系统系统的load情形是不同于test load的。那么就要考虑到如何修正Tco的问题。
              
8 s' R* E! o3 ~# p9 U 我们将IBIS模型中的输出参数更改为实际的负载参数，就可以了吧？
+ n( \" P3 w/ d, b6 w( q问题三：版主在37楼的图片中，buffer delay waveform 对应下图中的A点波行吗？driver waveform对应c点波形吗？

& s  y8 H( V! `1 }+ K, V( ]7 J0 O# r谢谢版主回答!!!!   不胜感激，嘿嘿！！！

forevercgh

问题一：时钟同步系统中，C点为所有参考CLK的信号。当然不会是CLK
$ H8 L7 @4 w4 W& L; d2 q! |2 B4 h问题二：有人提出过这种方法。我没去验证过，你不妨自己试试。不过，datasheet给的timing参数是test load参数。你即便在IBIS中修改了，也没意义啊，一样是要修正Tco。
问题三：C点
' B0 y! q* p1 b2 V# R/ q
* b# O' |: e0 }3 Y3 ~大家多多讨论啊

9 S: j, v# ^4 s2 e: R3 l 我的都是 一面之词