SONY铺铜标准(原创)

cmos

必被砸砖的贴，没有具体的此类文档说明，处理方式都是客户及战友口口相传的。
& V( n( _( ~7 S8 i6 \5 D6 D难免会和实际出入。想做sony的layout设计，先要做到这个啦

  B, ?3 O# c3 g( ?

cmos

偶得意思是，sony能力强不是靠工程师取胜的，因为工程师是会流动的，但他的流程是他产品质量的保证。
此外sony和思科的可比性在于，思科仅仅局限在一个很小的领域，而sony的产品可是涉及到各个方面的，
' [! e6 X7 ~8 c; ?5 c
3 Z  o5 q8 P- P# h另外，你可以遇到一个你认为不怎么样的做sony的layout，而cisco和华为有不少牛人layout，而产品呢。
5 h) N( C7 C  \. d, A" `# v4 t用比较烂的人，创造出一个完美的产品的制造体系，这才是总体竞争力的表现。诸葛亮哪里都能找到。能救火的也许臭皮匠都能做。
  Y; s# g( z6 ?# T& t/ o7 H( P
能把你有限的人力资源用活用好，才是真本事。

zlfxia

我将此标准整理成文档，便于收藏

cmos

1:shape的边界必须在格点上，grid-off是不允许的
  a) z' j5 T. q
没有开格点布线习惯的，就要先改这个毛病了。

cmos

2：shape corner必须大小一致
* _0 t' J: F6 I如下图，corner的两条边都是4个格点，那么所有的小corner都要这样做

cmos

3：散热孔的大小必须一致，散热方孔的在器件焊盘的位置必须一致，就是焊盘角在方孔的中心点
4：shape不能跨越焊盘，进入器件内部
5：shape和焊盘不能形成锐角的夹角

4 |2 j5 z3 e! Q  x: @

9 w/ B  ~5 n; u! i[ 本帖最后由 cmos 于 2008-4-15 16:01 编辑 ]

cmos

6：严格意义上说,shape&shape,shape & line必须等间隔，
& @4 c% P$ I" x. \" F, B
如果设定shape和line 0.3mm,间距，那么所有的shape间距都要如此，不能存在0.4mm或者0.25mm之类的情况，但为了守住格点铺铜，就是在满足0.3mm间距的前提下的格点间距。
' h" r% j4 k  u" T
7：可复制回路的铺铜必须完全一致，包括器件布局布线的相对位置。如果略有差异，那么相同部分必须一致，仔细看下图电路还是有差异的

9 g# h! f  K; ~[ 本帖最后由 cmos 于 2008-4-15 16:11 编辑 ]

cmos

虽然布局类似，但是layout完全不一样，所以下图的每个模块shape都是人手工一个一个画的,后续shape检查，就进行过7遍，以防止在后面的布线修正，改变了铺铜。以至于不满足客户的规范要求。
- i$ P' Q* ]$ ?7 V2 l# [更琐碎的要求就不叙述了，还有遗漏的要求，我省略了，因为没有截图case帮我说明，只是想让大家知道，什么叫挑剔。
9 P1 b9 B: D" N( ~$ {7 F& T
; [+ D8 \6 M+ I7 [; |7 Q6 w3 t: x3 w[ 本帖最后由 cmos 于 2008-4-15 16:22 编辑 ]

daicy

楼主太强了，学习了

xhymsg

好贴~

libsuo

从铺铜一点就可以窥视日本电子工业强势的原因。
4 M: v* u+ \5 z& p4 t" _0 |+ e9 L7 t认真啊，这么琐碎的事情也要做到最好，国内的电路板铺铜很少见到一小块一小块来的，这样铺出来的尖角啊，直角啊对电路性能，EMC的影响其实是很大的。

libsuo

这个应该引入到我们日常的PCB设计中，日久成习惯

SHADOW

原帖由 libsuo 于 2008-4-17 09:00 发表
9 x- l# B+ Q( ]1 Z9 e这个应该引入到我们日常的PCB设计中，日久成习惯

9 h& D1 J! V* p% P* y8 A" g+ F 是的！支持！

zxf

是很好呀！值得借鉴的。

cmos

原帖由 kxx27 于 2008-4-17 09:37 发表
这样做确实很不错，那日本的设计在时间上挑不？

+ R8 F2 U0 f8 W0 G3 U
小日本是最挑时间的，说好某天是交期，哪天就必须出来，但不意味着可以放松标准。否则订单就没有下一次了。
所以我曾经连续工作44天，平均每天早上9点到晚上12：00，中间还包含几个不眠之夜。第45天，写字楼停电1天，所以得以休息，否则那个个人记录一定能破。