某射频PCB的表面贴同轴连接器SMA信号质量优化过程

funeng3688

就是这个贴子的一楼检视意见，明确说一定要做3D电磁场仿真优化。

$ ], t+ d4 u- u( Ahttps://www.eda365.com/thread-196210-1-1.html

, H# P# i" b+ E" y7 }
. S% \. ^; l8 G' W" n2 c

funeng3688

+ D$ m8 e7 k* V2 Y

微带线截面1，标准50欧。
9 D+ S3 y' g  Y没有问题。
5 e6 F' S, F3 j9 l# n6 T$ }
' }: y5 L  M+ U* c- ~& \

4 ]4 u3 |' T- `, d; B
* i3 N- {, @6 v7 U4 b$ y+ k9 O
2 L; N  q3 J; c1 w$ M3 [  B焊接区截面，平面电容面积很大，对比上面的微带线截面1，就能看出阻抗很低。
严重不匹配。
8 Y0 t8 p, x$ v2 g* S除此之外，这个区域还承担了地平面回流作用（从PCB地平面回流到SMA接地管脚）。
如果接地过孔太远，回流面积很大，相当于串联电感。



; o3 {. u2 ]$ f1 B- L# v; w
$ Q, c/ k# n# z# U9 m; u

虽然阻抗可能高于50欧（根据经验），但由于过渡区很短，约0.5mm，与安装精度有关。
基本不需要考虑阻抗不匹配问题。
$ m. e4 E- x7 v& N, Z, p  g

, k! |9 h  W- U2 O# {1 U1 A/ p; ?
) ]0 v+ K' c4 o7 d4 A. L
) g& E1 L& y, I/ [$ ?, M
/ g3 j, Y* G, M
同轴本体截面，标准50欧。
: X( z$ Y! W+ z1 ?$ K

funeng3688

多层PCB建模之前要有厚度方向（Z轴）的尺寸位置规划。就是每一层铜皮的Z轴位置在哪？介质两个表面的精确Z坐标是多少？
如下所示：

这样就非常方便后续的3D建模过程。
模型中将三层地铜皮的厚度都设为零，是二维平面，用Profect E边界条件表示。
这种做法的好处是：二维平面永远不会跟3D结构有重叠冲突！后续建模过程少了很多布尔操作。
( V( U$ o6 |7 L$ E2 f2 X; w地平面的厚度为零，对仿真结果的影响很小。

& b/ a; _4 J; ?但表面Top层铜皮厚度不能设置为零（图中设置为1.4mil），否则会影响阻抗，影响仿真精度。

funeng3688

PCB层叠结构如下图所示：

Top面的芯板，铜皮厚度都是1.4mil。
不清楚Bottom面的芯板，铜皮为什么选择0.7mil。

funeng3688

采用了这种板边焊接的SMA同轴连接器。SMA虽然有引脚，但PCB上没有接地孔，用于表面贴手工焊接。
1.6mm厚的PCB刚好能卡进去，焊好就很稳固。


+ ^4 ^7 P9 Q% e8 X! y. j" U! B7 V但如果PCB设计不好，信号质量会差得很！
原始RF PCB仿真一下试试看，先HFSS中建模。

funeng3688

SMA连接器的三个表面贴焊盘建好了：
) K% {" _% ^; |# }  h$ _0 N
  Z2 w( E, G8 c

funeng3688

9 A4 f9 Z8 o" v" J& O+ i- U& x" Y2 e增加了同轴SMA的芯导体、teflon绝缘子、外壳导体。
* S4 o4 F% c8 B( A# h+ |$ ^- Y

funeng3688

Bottom面增加了一整块铜接地。
$ e- D3 B  d  ?: R  D$ tTop面增加了两个SMA接地脚。
+ ?. }/ j8 [( o5 [' f9 Q" c: j1 m+ ~这个模型看起来，好象TOP面的三个焊盘都焊好了！

% g* j3 u7 Y9 D
) V9 {0 w# a- a

funeng3688

增加了微带线，线宽仅仅11.6mil，与SMA芯线焊好的那一大坨相比，实在是太弱小了！
, O2 U" ~" M8 c( q7 b: T
再按照实际PCB的样子（参见1楼），增加8个接地过孔。
2 z! h! E7 V1 o3 x

看前面的PCB模型有点大，切去一半。
) O) [" G7 \' }' E/ J" c6 G/ \
% T/ ~! @# P6 y5 z- M- c

funeng3688

经过一些布尔操作；
& b% F1 \7 W) ^# m设置边界条件、端口、材料属性，3D模型建好了。
; ^! |* Y/ I4 u0 [/ g8 \自检，一次通过。
( E5 y) p4 p- E/ b. O0 `. F

- f2 M! i4 |$ K  ~3 q7 ]

funeng3688

( w3 p5 V7 |! E6 z' A! g
设置好解算频点3GHz；
/ k/ t& e& ^+ L8 _  [/ c, E! V设置好扫频范围1-5GHz
# x& f* U& H+ B. R7 C6 N' d5 F0 J原始模型仿真结果如下：

6 ^/ B' h% ]* P1 r
看起来有点象低通滤波器（或者带阻滤波器）啊！插入损耗太大了吧。
  V5 Q5 f: a6 V6 c, D5 b2GHz频段以下，信号还算是正常的。
9 P7 M7 v- G, S6 p* Y* N) t超过2GHz，插入损耗就急剧增加，并且存在一个零点（3.2GHz）达到20dB，高频段插入损耗就在6dB那里晃悠。

# K6 b  j+ b' n, D

RF_CE

版主又来直播了，围观

shelby

版主厉害，不过10楼好像漏图了

funeng3688

正如一楼所说，要在SMA信号焊盘底部地平面挖空：
/ s" ]( N, W2 i' k* u2 w
% W+ V- J0 q8 Y" q看看中心焊盘下方投影区，地平面确实挖空了！
8 ^( y" M/ B4 c2 T1 F那仿真结果如何呢？
* i, h! f/ a) {$ |+ c

funeng3688

  |" e  U# E- a8 N! m
: _8 ~. @- f+ O  S

  ~: Y) G( d- s) I
6 I6 \2 B/ b/ @- S1 \- L0 W插入损耗S21有了明显改善：
1 Y" @% S" n2 ^  q3.2GHz的插入损耗零点，从20dB填充到15dB了。
$ }" Q) i7 G. t4 c+ u  Z, P3 |0 I而高频段插入损耗S21，则由6dB减小至2dB以下了。甚至接近1dB。

funeng3688

有限元海量数据算法，3GHz DDR4内存容量32G，
: F2 o4 Q5 H6 gN核M线程4GHz主频酷睿CPU，正猛烈运算过程中，稍安勿燥。
" S* Z9 V# ^- M4 B' M; {
& Q# d! B3 k7 d& v+ E+ v
* h7 q. |+ L% D0 G9 c* \  ^! A