找回密码
 注册
关于网站域名变更的通知
查看: 5668|回复: 54
打印 上一主题 下一主题

某射频单板PCB检视:

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-2-15 14:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 funeng3688 于 2019-2-18 10:57 编辑 0 P5 ]. e# ?% ?4 r- F* ^
* O$ S' E9 \5 R; |
首先,射频线是否控制了阻抗?
9 r. h0 k, c" N2 O; G1 b用Polar软件计算线宽、介质厚度。
6 \4 V% t3 r& T/ i$ s6 Y其次,射频连接器接口PCB部分要做电磁场仿真。0 i5 B6 b. _8 |0 U

2 Y  `# O; q! o  D
9 W6 C* w( \* N! K1 W: ?( y& T. z
  i/ M! A  R8 g5 u4 g' G! v' p& J

该用户从未签到

推荐
 楼主| 发表于 2019-2-18 10:03 | 只看该作者
本帖最后由 funeng3688 于 2019-2-18 11:03 编辑 + X( \5 ~3 m, W' \% L4 G7 L8 B, l
* y- p$ @* v) n0 O% V7 K4 n
第一版还要关注在实验室环境的分模块可测试性设计,举个例子:如何单独调试PA部分,PA工作是否正常?那首先要将PA输入输出与其它电路隔离开,PA输入端用开口同轴电缆(一般用086电缆)芯线焊接在微带线某个焊盘上,电缆屏蔽外导体焊接在表面的地铜皮上,并保证这两个电缆焊盘尽可能靠近,以减小环路、减小测试驻波。那么地铜皮上的对应位置要绿油开窗。PA输出端也要这么做。
, Q. m4 ^& |9 f6 W: {+ ~& _: w' ], C! {# ^, L
另外还得注意测试时要有隔直电容,避免测试仪器的直流通路影响PA工作点,或者PA直流进入仪器,可能会损坏仪器。
+ J4 \: Z$ p) }2 |/ l实验室测试是个动手技术活。" H6 i* [! P/ w2 |7 x
8 o' k+ A) e# o' R* r$ Z; [

该用户从未签到

推荐
 楼主| 发表于 2019-2-18 13:56 | 只看该作者
本帖最后由 funeng3688 于 2019-2-18 16:37 编辑 3 @$ Q2 j, ^1 W1 ^1 m5 Q5 }

. `' ]$ K) E9 N, [2 D. m8 c1 B仍然是VDDPA,功放芯片脚附近只有一个10pF电容,而其它电容在很远的地方。
8 Z( c- \$ E& j2 ^& [1 ]要求将其它电容也放到功放芯片脚附近。; F! j* D3 A4 D! H! T
理由是PA芯片是个大负载,是产生大功率噪声的地方,所以在噪声源头位置滤波,才会有最好的效果。
- C7 X0 R: L' T/ F. Y; H
: @2 F2 K0 F& M4 [2 y# q  X- P # x- h3 y* ~6 |4 k: }: I

$ b$ ?( l) [8 }/ u6 o9 u3 `$ o5 [6 k5 C: |
EMC原则是:从源头消灭噪声
# d0 w4 j1 L4 b+ t2 I0 l4 S# Y; l还有,VDDPA的6个电容接地脚,居然只共用2个接地孔,太少了。至少1:1吧。6 a5 J5 w& \# u. L: l6 z- d2 p0 j( ?
3 `0 r  _2 j% W7 q0 r! Z
=======版主检视的错误结论也保留下来,理由是想说明规范的重要性:这种原理图设计命名不规范的,会误导同事,甚至版主也被骗了。
- C4 U* D" C  X0 m5 I. ~2 A/ n7 M& z2 ~2 k6 g+ {+ M# A" @
即使这个芯片不是PA,而是LNA,那么滤波电容组也应该放在这LNA附近。离远了,滤波效果差。( L. m" ]% y) J+ f8 q+ g% Z
给谁滤波的,就应该靠近谁。
3 e. B  F7 Q9 M" _- X
- e3 P7 V+ S4 W. F( v7 c
8 X/ Q6 C) t; k; t
8 |" E; K& G* I/ @* K3 W
! r# E! t4 y3 [- b+ |* w" @" x

点评

老师,那个芯片是LNA的芯片,PA电源用的是5V,为了得到干净的电源LNA用了VDDPA的电源  详情 回复 发表于 2019-2-18 14:06

该用户从未签到

2#
 楼主| 发表于 2019-2-15 14:50 | 只看该作者
本帖最后由 funeng3688 于 2019-2-15 15:00 编辑
7 f# Y7 F7 t+ V; G# q- A
" d" ~1 a7 R! Q% ?4 f7 @$ p# y仍然是上图的天线连接器接口部分,要增加一个ESD电感接地才好些,或者用1/4波长高阻线接地也行。位于隔直电容与天线连接器之间位置。
) R. s: G! S, ?# `4 e% L* Q. J
1 w" f3 _; f5 }8 J, t加个电感或者用1/4波长高阻线,抗ESD的保险系数高。5 X: V0 [) v+ I* Z* V. ^0 J2 W

点评

ESD电感是什么呢  详情 回复 发表于 2019-2-15 15:16

该用户从未签到

4#
 楼主| 发表于 2019-2-15 15:09 | 只看该作者

# B6 B& [& M7 U4 [( T+ ?! ^: v$ p; O' c1 Q' J

点评

射频区域每一层都要是铺地?意思是电源层都用导线联通?四层都是GND层吗?  详情 回复 发表于 2019-2-15 15:32
受教 了  详情 回复 发表于 2019-2-15 15:11

该用户从未签到

5#
发表于 2019-2-15 15:09 | 只看该作者
1.阻抗匹配是按照要求计算了的* L- e5 R, @1 K+ r2 u
2.射频连接器的中心宽度远超线宽,线宽是阻抗计算得到的,连接器的宽度也是按照封装画的,这个怎么解决呢?
- ^, D5 D3 C! U9 c3.射频线的周边放地孔,这个注意到了,一定得3d仿真吗?" b; G9 U' |8 _; M1 P! ?$ D

点评

分别回答: 1、好。 2、只能挖空地平面,增加接地过孔。一定要做3D电磁场仿真。 3、单纯的射频信号线,不需要3D仿真。  详情 回复 发表于 2019-2-15 17:22

该用户从未签到

6#
发表于 2019-2-15 15:11 | 只看该作者

# t6 O0 q& r! C0 @受教 了
2 }; b5 z: j. T  y

该用户从未签到

7#
发表于 2019-2-15 15:13 | 只看该作者
现场教学贴~ 持续关注中

该用户从未签到

8#
发表于 2019-2-15 15:16 | 只看该作者
funeng3688 发表于 2019-2-15 14:50( L! s0 X: ^) G( A( N! y
仍然是上图的天线连接器接口部分,要增加一个ESD电感接地才好些,或者用1/4波长高阻线接地也行。位于隔直电 ...
5 n* P6 E5 B5 ], w$ I6 g. L! E
ESD电感是什么呢
+ o1 [8 z- x8 D4 N! k

该用户从未签到

9#
 楼主| 发表于 2019-2-15 15:21 | 只看该作者
这块板的接地过孔数量,己经少到能劣化射频指标的程度。
+ T5 A8 w: x$ M5 z6 x$ i" p# ~) ^+ P4 |

9 M5 W- j4 a6 Z/ D: Y; `1 ]
5 s+ L; S* S' `" W: r一般情况下,多打接地过孔,对射频指标没有坏处。——肯定有好处,可能有极小的好处,可能有极小极小忽略不计的指标改善。基本上没有坏处。
+ w' Y* V" n# ?0 C4 Z# a* i# n但接地过孔多,PCB成本会增加。——PCB制造厂家可能希望多打些过孔,反正羊毛出在羊身上。
' P4 ]% E' R$ B接地过孔打多了,也没必要。
4 S% [0 o$ b9 b, C" H
; _: r2 _0 z/ i; b; M

该用户从未签到

10#
发表于 2019-2-15 15:22 | 只看该作者
回楼上的,就是防静电用的,怕静电通过天线进来打坏PA$ g5 g6 z5 {! T+ U7 r6 u% |
版主好贴,持续关注啊

点评

楼主说的是电感  详情 回复 发表于 2019-2-15 15:28

该用户从未签到

11#
发表于 2019-2-15 15:28 | 只看该作者
从无到有 发表于 2019-2-15 15:22% {1 [1 q' z4 w
回楼上的,就是防静电用的,怕静电通过天线进来打坏PA
0 s8 J# f7 E& z- T  d版主好贴,持续关注啊
* k1 q/ b7 Y; R6 O1 h  r  f/ B% ~
楼主说的是电感
" p% @" F; d7 N# R% \3 @+ m

点评

是啊,一颗大一点的电感,对高频阻抗几乎没影响,但对于静电能量相当于短路到地  详情 回复 发表于 2019-2-15 15:40

该用户从未签到

12#
发表于 2019-2-15 15:29 | 只看该作者
赶上直播了?

该用户从未签到

14#
发表于 2019-2-15 15:32 | 只看该作者

7 t9 e; }) w& l# O8 U) Y$ f射频区域每一层都要是铺地?意思是电源层都用导线联通?四层都是GND层吗?5 s! d& O2 v# Y: ?' y

点评

楼主理解正确!  详情 回复 发表于 2019-2-15 17:30

该用户从未签到

15#
发表于 2019-2-15 15:32 | 只看该作者
难得一见啊,希望直播贴多一点,哈哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 03:04 , Processed in 0.156250 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表