某射频单板PCB检视：

funeng3688

1242126999 发表于 2019-2-15 15:09
1.阻抗匹配是按照要求计算了的
2.射频连接器的中心宽度远超线宽，线宽是阻抗计算得到的，连接器的宽度也是 ...

分别回答：
/ c% Y* K* @( }3 H- m9 S# ~, i1、好。
% X" ^0 z' K0 R2 g% {, s2 J4 C2、只能挖空地平面，增加接地过孔。一定要做3D电磁场仿真才能确定挖空大小、挖空几层。
3、单纯的射频信号线，不需要3D仿真。

1242126999

1242126999 发表于 2019-2-15 17:08
100欧吧？

100

funeng3688

5 @" K6 G) Q( G4 ~

1242126999 发表于 2019-2-15 15:32
射频区域每一层都要是铺地？意思是电源层都用导线联通？四层都是GND层吗？

1 [' `) K6 s' q是的，楼主理解正确！
  J5 O, \& W: d" J: ~' S8 p

qiaoyu923

赶上技术贴直播了，还不错，版主牛！

funeng3688

第一版还要关注在实验室环境的分模块可测试性设计，举个例子：如何单独调试PA部分，PA工作是否正常？那首先要将PA输入输出与其它电路隔离开，PA输入端用开口同轴电缆（一般用086电缆）芯线焊接在微带线某个焊盘上，电缆屏蔽外导体焊接在表面的地铜皮上，并保证这两个电缆焊盘尽可能靠近，以减小环路、减小测试驻波。那么地铜皮上的对应位置要绿油开窗。PA输出端也要这么做。
8 E+ K/ W  ]+ o/ Z$ B7 C
* V, v, x; x1 n* A% B$ Y2 v& j另外还得注意测试时要有隔直电容，避免测试仪器的直流通路影响PA工作点，或者PA直流进入仪器，可能会损坏仪器。
实验室测试是个动手技术活。
- K8 C- U7 x3 c8 {$ g
* s# C/ O" q; M: _, T

funeng3688

R32是可选焊电阻，将3V3电源与芯片输出端VDDPA短路在一起，要确认一下这样有没有问题。
原理图设计有个原则：输出端不能与电源直接连接。

& K: X. m  F" G, K2 c8 |

1 q: E# ~* ?. P

1242126999

之前的电路是这样设计的，没有问题，芯片的detesheet也是设计的

funeng3688

6 w: n: C- l. o9 `) N
仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
4 \8 l+ U& v) ^3 \2 K' }/ A要求将其它电容也放到功放芯片脚附近。
理由是PA芯片是个大负载，是产生大功率噪声的地方，所以在噪声源头位置滤波，才会有最好的效果。




EMC原则是：从源头消灭噪声
' R" Y: @* `) W  U还有，VDDPA的6个电容接地脚，居然只共用2个接地孔，太少了。至少1:1吧。
8 D( W; f% M! w3 N
=======版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范的，会误导同事，甚至版主也被骗了。
4 N: X! o; w" H3 U
即使这个芯片不是PA，而是LNA，那么滤波电容组也应该放在这LNA附近。离远了，滤波效果差。
给谁滤波的，就应该靠近谁。
/ {% }- n2 ^; f& D+ q: W* d



+ ]0 e/ ]& i# @

1242126999

funeng3688 发表于 2019-2-18 13:56
仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
& h# C# i% p0 x. G0 K要求将其它电容也放到功放芯片 ...

5 _/ ~- F: C" Z/ O* c老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源

funeng3688

+ k; u  N  M) G; S/ Y

1242126999 发表于 2019-2-18 14:06
老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源

4 X% ?+ X! D: D9 j; c, g# f你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
3 v6 K, D! x+ f& b& Z7 q版主有时候也会犯错误。

注意38楼，检视意见是错的：
版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范，会误导同事，甚至版主也被骗了。

2 q4 T/ ?* v5 E9 n( u" ?" {

1242126999

funeng3688 发表于 2019-2-18 16:03
- `# O* t; X+ ]) f; b你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
版主有时候也会犯错误。

是我这里的问题，设计不规范

funeng3688

$ g1 A  x, T1 P$ r! I' q2 w/ m
RLC表面贴接地焊盘，要用热焊盘（花焊盘），而不能用全连接铺地。
5 F: c$ `% |" N7 p否则在回流焊冷却过程中，两个焊盘温度不一致，焊锡表面张力不一致导致器件焊接高低不平，严重的会产生墓碑效应（一端焊盘脱焊）。
/ p/ \# N- z' w9 z; Q
. @0 K( R4 c* H' Y6 @5 z3 B前面检视意见只说过：接地过孔要全连接，以保证地平面的完整性。

/ r; b% x# X5 N8 k( I  v6 k

funeng3688

LNA区域，接地过孔太少了：


' q+ X# V3 P* A% @6 d) L$ i
* z9 o( j( `% ?$ ~  ^6 S
; W3 I$ N. C' x/ b0 c芯片底部，只有一个过孔，接地电感较大。====LNA底部至少两个过孔，三个也行。
芯片左边，一大块绿色的接地铜皮都只靠LNA底部这一个过孔接地，也不行。
理论上认为：
悬空的铜皮达到1/2波长，就是天线。
铜皮的两个相邻接地过孔之间达到1/2波长，也是天线。
一端接地的铜皮达到1/4波长，也是天线。
/ I* {3 k3 }" b5 L4 Z2 f9 K2 ^
0 J5 s" i8 k# m8 O0 `保险起见，这块铜皮总共打5个接地过孔，不算多。
, ~. P! R. B* h' Q为了能打5个地过孔，先挪走下方各层的布线。
: ?( f8 k6 }* \2 @

funeng3688

  [' P8 |+ A5 H* U
( o* B3 @- k/ z
图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
如果直角布线都要切，那么这种布线就更应该避免。

这种Stub的影响，也比前面17楼提到的电阻衰减器那种Stub也严重。

1242126999

funeng3688 发表于 2019-2-18 17:13
图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
如 ...

( m5 B! H; Q) V: F3 K您在23楼的建设是这样的