某射频单板PCB检视：

funeng3688

1242126999 发表于 2019-2-15 15:09
/ H8 \, Y* U( O7 R1.阻抗匹配是按照要求计算了的
% t# g9 o7 V, W2.射频连接器的中心宽度远超线宽，线宽是阻抗计算得到的，连接器的宽度也是 ...

) E% T, n+ Z; {7 c$ I4 r分别回答：
' i- A* k5 V7 [" ~1、好。
2、只能挖空地平面，增加接地过孔。一定要做3D电磁场仿真才能确定挖空大小、挖空几层。
3、单纯的射频信号线，不需要3D仿真。
6 d7 ^8 C! i" ]9 m$ _

1242126999

1242126999 发表于 2019-2-15 17:08
$ r" }( D' Q5 X1 k100欧吧？

100
2 N2 A  K; I4 I5 {

funeng3688

1242126999 发表于 2019-2-15 15:32
6 @, W( O: |* `; A9 W# `" p射频区域每一层都要是铺地？意思是电源层都用导线联通？四层都是GND层吗？

是的，楼主理解正确！
! {) t8 D/ T3 ]7 k8 y# S" o/ P

qiaoyu923

赶上技术贴直播了，还不错，版主牛！

funeng3688

! ?& M/ C. e/ T: i$ o; u$ Y2 x
第一版还要关注在实验室环境的分模块可测试性设计，举个例子：如何单独调试PA部分，PA工作是否正常？那首先要将PA输入输出与其它电路隔离开，PA输入端用开口同轴电缆（一般用086电缆）芯线焊接在微带线某个焊盘上，电缆屏蔽外导体焊接在表面的地铜皮上，并保证这两个电缆焊盘尽可能靠近，以减小环路、减小测试驻波。那么地铜皮上的对应位置要绿油开窗。PA输出端也要这么做。

另外还得注意测试时要有隔直电容，避免测试仪器的直流通路影响PA工作点，或者PA直流进入仪器，可能会损坏仪器。
实验室测试是个动手技术活。

funeng3688

R32是可选焊电阻，将3V3电源与芯片输出端VDDPA短路在一起，要确认一下这样有没有问题。
/ h7 k: E) I9 l" m; |原理图设计有个原则：输出端不能与电源直接连接。

. h7 L+ I1 [3 a! [
% U6 {; I* e9 N9 C; t8 K

1242126999

之前的电路是这样设计的，没有问题，芯片的detesheet也是设计的
0 z0 n3 S& _0 _* z4 h! D/ e7 ?

funeng3688

  p  Z% S) v$ `/ E  L
仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
要求将其它电容也放到功放芯片脚附近。
/ h5 o5 t- r& E1 j" e理由是PA芯片是个大负载，是产生大功率噪声的地方，所以在噪声源头位置滤波，才会有最好的效果。
* L1 n( D/ i. K/ |- s* u1 t! l1 ]


3 F& ^3 M$ T9 A9 R) P; d# k
: c0 ~, i( z6 b4 a* l9 WEMC原则是：从源头消灭噪声
还有，VDDPA的6个电容接地脚，居然只共用2个接地孔，太少了。至少1:1吧。

=======版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范的，会误导同事，甚至版主也被骗了。

5 r- p$ N$ C4 q# V即使这个芯片不是PA，而是LNA，那么滤波电容组也应该放在这LNA附近。离远了，滤波效果差。
/ }8 C5 d1 G) r! |4 |, ^* s* G给谁滤波的，就应该靠近谁。



: S+ w: @) H+ _$ {
, x1 [, F% ~: h9 B. R. m+ I; p" ]1 T

1242126999

funeng3688 发表于 2019-2-18 13:56
仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
要求将其它电容也放到功放芯片 ...

老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源
3 H( l- O2 x* O( Q6 \% F6 t

funeng3688

1242126999 发表于 2019-2-18 14:06
' C2 |' N2 V; X3 t* e) ?5 C% o; H老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源

你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
版主有时候也会犯错误。

1 S" ^# P- k* b- p: E' u注意38楼，检视意见是错的：
版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范，会误导同事，甚至版主也被骗了。
& n* u' Z, y/ r/ O2 P$ ^- B" Y- t
) [0 ^  K9 u0 b( R2 f9 }1 m
6 F* C  Q/ d( G9 a( z: N

1242126999

funeng3688 发表于 2019-2-18 16:03
8 z4 y: N' `! j$ m! \, \你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
& c  h/ g% c3 k版主有时候也会犯错误。

是我这里的问题，设计不规范

funeng3688

' V1 I" ?( [2 P6 A# O5 e
RLC表面贴接地焊盘，要用热焊盘（花焊盘），而不能用全连接铺地。
否则在回流焊冷却过程中，两个焊盘温度不一致，焊锡表面张力不一致导致器件焊接高低不平，严重的会产生墓碑效应（一端焊盘脱焊）。

前面检视意见只说过：接地过孔要全连接，以保证地平面的完整性。
2 k" [) Z; {9 E6 H2 S

funeng3688

, ^; \9 R# H, M1 G7 j/ j" I' w/ ?
* A8 M3 |. k  u+ \LNA区域，接地过孔太少了：
, u$ c7 M5 J6 C+ x' H# X' l

+ F/ B% ~9 j6 m0 u. x

芯片底部，只有一个过孔，接地电感较大。====LNA底部至少两个过孔，三个也行。
" `( Y8 X! c2 Q, q! o* M芯片左边，一大块绿色的接地铜皮都只靠LNA底部这一个过孔接地，也不行。
理论上认为：
悬空的铜皮达到1/2波长，就是天线。
0 [. U, _( g# h: ]( r) t# {8 k铜皮的两个相邻接地过孔之间达到1/2波长，也是天线。
2 @0 I2 R5 r1 X" Q& a一端接地的铜皮达到1/4波长，也是天线。
! f5 p% q* E  p
6 M- Z7 L7 w5 f保险起见，这块铜皮总共打5个接地过孔，不算多。
为了能打5个地过孔，先挪走下方各层的布线。

funeng3688

' c# L4 r% V7 n) M; l% a( `7 U
图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
$ D, N2 w) R3 b+ |+ s/ K, I如果直角布线都要切，那么这种布线就更应该避免。

0 f- U3 D& a- P9 X# N这种Stub的影响，也比前面17楼提到的电阻衰减器那种Stub也严重。

1242126999

funeng3688 发表于 2019-2-18 17:13
图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
, k! x3 a: `  _: _7 x8 H如 ...

; A* k: W6 N1 J您在23楼的建设是这样的