找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 3 |主题: 11266|排名: 30 

推荐主题

AVR单片机的优势特征及未来发展展望 3人参与 Teeshop5 2021-4-6 13:30 3 391 Jame33 2021-4-7 14:26
JFM7K325T高性能现场可编程门阵列_技术手册 2人参与 attachment 雷北城 2020-8-25 16:51 2 684 weizhiheng 2021-4-6 22:31
FPGA -- SRIO通信(1)发送(下) 14人参与 uperrua 2019-8-17 12:30 14 866 神奇艾尔斯 2021-4-6 15:35
200个电路(含原理图和PCB) 3人参与 attach_img Ferrya 2018-9-30 12:01 3 398 雷北城 2021-4-5 14:29
Xilinx SERDES调试方法 3人参与 on1e 2021-4-2 09:07 3 499 kkjh 2021-4-2 15:25
什么是ZNS SSD? ZNS SSD的五大优势分析 2人参与 attach_img wozuishuai 2021-4-2 13:13 2 390 ESCAPE 2021-4-2 13:49
SATA SSD对比M.2 SSD有何区别 1人参与 attach_img liuguanJun 2021-4-2 13:15 1 306 ESCAPE 2021-4-2 13:47
基于FPGA的多幅图像融合叠加的设计与实现.pdf 1人参与 attachment 雷北城 2021-4-1 15:13 1 324 zaiyiaaaa 2021-4-1 15:25
FPGA实现全彩色OLED动态视频显示控制  8人参与 attachment A-Lin 2019-1-4 14:12 9 696 雷北城 2021-4-1 15:12
基于FPGA的飞行模拟器通信接口设计 2人参与 attach_img 刘工在呢 2021-4-1 13:21 2 426 雷北城 2021-4-1 15:10
FPGA初学者如何入门? 1人参与 attach_img 金色传说 2021-4-1 13:23 1 519 ESCAPE 2021-4-1 14:11
数模接口设计JESD204B协议及相关参考设计资料等.rar 2人参与 attachment 雷北城 2021-3-31 16:30 2 314 nbunw2510E 2021-4-1 00:37
CPLD的规模组成 1人参与 on1e 2021-3-31 17:17 1 376 crime 2021-3-31 17:51
rom是内存还是外存 1人参与 nolita 2021-3-31 13:34 1 438 Blah 2021-3-31 14:15
ROM中的信息是什么 1人参与 wozuishuai 2021-3-31 13:33 1 403 Blah 2021-3-31 14:12
详细介绍基于HDL的FPGA开发流程 3人参与 attach_img Teeshop5 2021-3-29 14:19 3 307 李宵增 2021-3-30 17:15
FPGA设计的四种常用思想与技巧.rar 2人参与 attachment 雷北城 2021-3-30 16:16 2 343 李宵增 2021-3-30 17:11
FPGA前辈的经验分享 2人参与 Iroiman 2021-3-30 13:30 2 377 雷北城 2021-3-30 16:15
SD2.0协议标准完整版[1-6章中文翻译]  5人参与 attachment Zedd 2019-2-12 07:00 6 679 白黑凤梨 2021-3-30 15:07
FPGA和单片机前景? 2人参与 新人帖 on1e 2021-3-30 10:50 1 285 twel2e 2021-3-30 13:27
建立的工程,编译出现了好多警告,错误定位在alt_load.c中。 3人参与 cat12620 2019-8-1 11:21 5 816 魔杰双鱼 2021-3-29 22:40
基于FPGA的数字电压表设计.pdf 3人参与 attachment 雷北城 2021-3-26 16:48 3 373 李宵增 2021-3-29 22:23
SD2.0协议标准完整版[1-6章中文翻译].pdf 1人参与 attachment 雷北城 2021-3-29 16:17 1 360 QqWw11 2021-3-29 17:19
Verilog HDL与VHDL及FPGA的比较分析 2人参与 StepPeng33 2021-3-29 14:20 2 324 雷北城 2021-3-29 16:16
Verilog HDL语言实现时序逻辑电路 2人参与 kajchild 2021-3-29 14:21 2 245 雷北城 2021-3-29 16:16
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-11 19:27 , Processed in 0.093750 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块