CPLD的规模组成

on1e

cpld中的逻辑块类似于一个小规模PLD，通常一个逻辑块包含4～20个宏单元，每个宏单元一般由
! Q/ |5 ~# G- C  m乘积项阵列、乘积项分配和可编程寄存器构成。每个宏单元有多种配置方式，各宏单元也可级联使用， 因此可实现较复杂组合逻辑和时序逻辑功能。对集成度较高的CPLD，通常还提供了带片内RAM/ROM的嵌入阵列块。
& t- |; ~: C3 d( J- b可编程互连通道主要提供逻辑块、宏单元、输入/输出引脚间的互连网络。输入/输出块（I/O块）提供内部逻辑到器件I/O引脚之间的接口。
6 C" B/ a; K) m$ E逻辑规模较大的CPLD一般还内带JTAG边界扫描测试电路，可对已编程的高密度可编程逻辑器件做全面彻底的系统测试，此外也可通过JTAG接口进行在系统编程。
由于集成工艺、集成规模和制造厂家的不同，各种CPLD分区结构、逻辑单元等也有较大的差别。

/ L9 _: A. A4 d! H

crime