信号完整性SI/PI仿真今日: 1 |主题: 11926|排名: 24

版主: dzkcool, cousins, giga, forevercgh, peppa, 菩提老树, qingdalj, yuxuan51, superlish, amao, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


[Cadence Sigrity] 怎么使用speed 2000仿真DDR(DDR模型为EBD+裸Die IBIS) 7人参与	羊城边城浪子 2020-8-4 10:37	11 1566	CAM365 2024-6-19 08:56
[仿真讨论] 高速电路传输线效应和信号完整性问题分析 1人参与	Avenger 2020-8-3 10:47	1 470	zhishide7 2020-8-3 11:01
[仿真讨论] 高速数字电路的信号完整性与电磁兼容性设计 1人参与	sss71771 2020-8-3 10:42	1 426	outline9 2020-8-3 11:00
[Cadence Sigrity] 哪位大佬有MT53B768M32的 ibis模型呢？ 1人参与	hh376158101 2020-8-2 19:11	1 528	littlestupid 2020-8-3 09:39
[HyperLynx] LineSim VX.2.5怎么添加不了过孔 1人参与	234500317 2020-8-2 17:01	1 606	行者～ABC 2020-8-3 16:29
[Cadence Sigrity] 计算传输线的谐振频率点，长度0.1,为啥计算的值取的2倍0.2m 1人参与	hyxs714154 2020-8-1 23:37	1 977	burton 2020-8-3 09:06
[Cadence Sigrity] DDR仿真MCP可以连接尝试提供的S参数吗 2人参与	hyxs714154 2020-8-1 21:07	3 914	dzkcool 2020-8-4 10:46
[Cadence Sigrity] 15节课多板电热协同仿真时有报错 3人参与	随风飘远 2020-8-1 12:10	7 724	dzkcool 2020-8-3 15:16
[仿真讨论] 想分析一个PCB上的几根信号之间是否受到串扰影响，应该用啥软件 6人参与	llccbb1 2020-8-1 11:09	10 708	南歌岁月 2020-8-19 20:19
[Cadence Sigrity] 请问下Sigrity SPEED2000做仿真时怎么给无源器件添加模型呢？ 2人参与	硬件小A 2020-7-31 11:56	2 696	硬件小A 2020-8-15 07:19
[仿真讨论] 信号完整性系列之十四 2人参与	ononsiiii 2020-7-31 11:14	3 503	janlanfan 2020-8-4 08:25
[仿真讨论] 高速FPGA系统的信号完整性测试和分析 1人参与	IC老和尚 2020-7-31 11:05	1 399	wuke8 2020-7-31 11:25
[仿真讨论] Sigrity 仿真S参数出来的结果 2人参与	zhouwo 2020-7-31 09:45	1 723	dzkcool 2020-7-31 10:36
[仿真讨论] Hyperlynx教程中文版 2人参与	herongmao 2020-7-30 16:06	2 539	277Q 2020-8-26 11:46
[仿真讨论] DDR信号测量方法及信号完整性验证面临的挑战与建议 1人参与	Avenger 2020-7-30 10:49	1 437	wuke8 2020-7-30 11:05
[仿真讨论] 大家有没有啥快捷的办法调整S参数端口顺序？ 1人参与	Xavier 2020-7-30 10:36	1 547	wuke8 2020-7-30 11:26
[仿真讨论] 如何快速解决高速系统的信号完整性问题 2人参与	lilino 2020-7-30 10:24	2 373	futures3031 2020-7-30 11:25
[仿真讨论] 10GBASE-T以太网信号完整性测量方案 2人参与	ononsiiii 2020-7-29 10:05	2 381	王者和马 2020-7-29 10:33
[仿真讨论] 高速电路设计中信号完整性分析 2人参与	IC老和尚 2020-7-29 09:57	2 366	liuzhidong 2020-7-29 11:04
[Cadence Sigrity] 2对差分线如何仿真串扰？ 5人参与	zhouwo 2020-7-29 09:38	5 918	zhouwo 2020-7-31 09:41
[仿真讨论] IDT公司推出信号完整性高性能中继器 1人参与	sss71771 2020-7-28 10:25	1 337	bookbook 2020-7-28 11:09
[Cadence Sigrity] parts with INVALID parameter values exist in the topology 1人参与	bluezhaozhofeng 2020-7-27 10:11	1 523	hope123 2020-7-27 13:18
[仿真讨论] 千兆位设备PCB的信号完整性设计 1人参与	ononsiiii 2020-7-27 10:04	1 400	outline9 2020-7-27 10:20
[仿真讨论] 高速电路信号完整性测量问题的分析 1人参与	IC老和尚 2020-7-27 09:54	1 371	wuke8 2020-7-27 10:21
[Cadence Sigrity] 13节课Serdes提取的VIA参数使用Sigrity什么软件提取的？ 6人参与	hyxs714154 2020-7-26 21:38	9 971	zgyzgy 2020-9-29 11:17