POWER DC 仿真电压为负值

FFya

* l, O3 {' [7 j7 I5 y5 Q5 t
. B0 J* A6 u/ o' b4 F# u. O; b+ U用POWER DC仿真一个小电源的直流压降，叠层、过孔、VRM和SINK都按照常规流程设置了，反复检查设计稿没有短路情况，但是多次仿真结果都显示负压，这是什么情况呢，换一个走线短的电源仿出来也是一样的，不知道问题出现在哪里了，求大神指点一二~~~
1 N* {: u' e7 A5 ~& ^
1 h) q% G$ m2 m0 n6 T1 [
# H: g+ W* Z0 o: i+ W/ Z! M

2 x$ M6 I$ U  h1 A! i& I& ^& F

maidoujsjs

没设置sense反馈点