信号完整性SI/PI仿真今日: 1 |主题: 11926|排名: 24

版主: dzkcool, cousins, giga, forevercgh, peppa, 菩提老树, qingdalj, yuxuan51, superlish, amao, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


[仿真讨论] Altera发布第三代带收发器的FPGA，信号完整性佳.. 1人参与	IC老和尚 2020-7-15 09:54	1 375	zhishide7 2020-7-15 10:15
[仿真讨论] IBIS模型中的[Pin mapping]的物理意义是什么 3人参与	zw04043007 2020-7-15 09:34	3 588	418421529 2020-12-30 09:20
[仿真讨论] 求教大神Allegro/AD/mentor三款软件所用的仿真软件是哪个？ 3人参与	rikin8498 2020-7-13 14:37	4 812	dzkcool 2020-7-14 15:08
[Cadence Sigrity] PowerSI背钻前与背钻后疑问？ 6人参与	JLP7878 2020-7-13 09:27	7 1261	JLP7878 2020-7-15 10:47
[Cadence Sigrity] 什么是线性时不变系统，或者通道，怎么判断通道是否是线性是不变的？ 3人参与	hyxs714154 2020-7-12 10:55	3 674	daiyan870316 2020-12-9 09:57
[仿真讨论] PCB layout转仿真怎样入门？ 2人参与	xiaoyangren 2020-7-11 18:18	2 993	我要学画板！ 2020-7-12 15:42
[Cadence Sigrity] 连接器的有公头与母头，那么厂商提供的S参数包括了公头与母头的参数了么？ 1人参与	hyxs714154 2020-7-11 14:25	1 691	JLP7878 2020-7-11 14:46
关于电源滤波电容的选择 5人参与	weijianbin1234 2020-7-10 19:19	7 624	Jancho 2020-9-14 13:08
[仿真讨论] 基于Protel 99的PCB信号完整性分析 1人参与	Avenger 2020-7-10 16:50	1 440	zhishide7 2020-7-10 17:28
[仿真讨论] Altera的Quartus II软件支持即插即用信号完整性... 1人参与	sss71771 2020-7-10 16:46	1 377	huyahu586 2020-7-10 17:28
[仿真讨论] 高速电路设计和信号完整性分析 3人参与	ononsiiii 2020-7-9 15:35	1 489	bookbook 2020-7-20 10:06
[仿真讨论] 基于信号完整性理论的PCB仿真设计与分析研究 2人参与	IC老和尚 2020-7-9 15:29	1 630	outline9 2020-7-9 16:21
[Cadence Sigrity] Xilinx DDR4 Clamshell拓扑疑问 5人参与	JLP7878 2020-7-9 11:12	5 1894	石家伟 2022-3-4 11:46
siwave疑问 4人参与	radioes8 2020-7-8 18:53	7 522	radioes8 2020-7-13 17:21
[Cadence Sigrity] powerDC IR-Drop仿真，sinks设置时找不到目标芯片 2人参与	盛伟 2020-7-8 16:09	2 710	hyxs714154 2020-7-11 13:38
[Cadence Sigrity] 求sigrity 中文帮助文档 10人参与	mjchen 2020-7-8 15:37	7 1286	小十七 2020-8-5 07:54
[仿真讨论] Altera公布实现即插即用信号完整性技术 2人参与	swww2212 2020-7-8 14:50	2 443	janlanfan 2020-7-24 08:31
[仿真讨论] 高速数字系统中信号完整性及实施方案 2人参与	wiusuiwj 2020-7-8 14:42	1 351	wuke8 2020-7-8 15:04
[仿真讨论] ADS VIA 仿真 2人参与	92434dianzi 2020-7-8 11:00	3 673	92434dianzi 2020-11-27 13:19
[仿真讨论] 想学习仿真，有什么资料推荐吗？ 1人参与	Monet 2020-7-8 09:15	1 520	CCxiaom 2020-7-8 13:46
[Cadence Sigrity] 这个的错误是不是要求内存大于32G 3人参与	mjchen 2020-7-7 20:06	5 622	hyxs714154 2020-7-11 13:39
[Cadence Sigrity] powerDC sinks设置找不到想要的器件 4人参与	盛伟 2020-7-7 17:48	4 858	LY07015335 2021-2-25 17:27
[仿真讨论] 解决串行接口中的信号完整性问题 2人参与	TheWorld 2020-7-7 16:15	2 467	ad775201 2020-7-8 09:34
[仿真讨论] 高速系统信号完整性设计工具的选择策略 1人参与	sss71771 2020-7-7 16:03	1 543	outline9 2020-7-7 16:28
[仿真讨论] 采用边界扫描法测试系统级芯片互连的信号完整性 4人参与	swww2212 2020-7-6 18:50	4 389	wdxxfu 2020-7-17 15:57