信号完整性SI/PI仿真今日: 0|主题: 11926|排名: 24

版主: dzkcool, cousins, giga, forevercgh, peppa, 菩提老树, qingdalj, yuxuan51, superlish, amao, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


[仿真讨论] 信号完整性和电源完整性之间的差异 1人参与	ononsiiii 2020-8-21 14:16	1 497	wuke8 2020-8-21 14:27
[仿真讨论] 利用精准PCB级SPICE分析确保信号完整性 1人参与	IC老和尚 2020-8-21 14:07	1 525	huyahu586 2020-8-21 14:28
[Cadence Sigrity] 同时将不同layer但是同net一起显示? 3人参与	arsla 2020-8-21 11:35	7 859	arsla 2020-8-24 09:44
[仿真讨论] 电源阻抗完整性分析 1人参与	QqWw11 2020-8-21 10:41	1 564	reasonant-j 2020-8-21 13:05
[仿真讨论] 信号完整性干扰因素分析详解 1人参与	weqewq 2020-8-21 10:23	1 475	TaylorA 2020-8-21 11:38
[仿真讨论] 信号完整性的几个问题真相 1人参与	TheWorld 2020-8-20 15:17	1 501	inkee 2020-8-20 15:28
[仿真讨论] PCB高速设计信号完整性5个经验 1人参与	Avenger 2020-8-20 15:11	1 565	bookbook 2020-8-20 15:28
[仿真讨论] 确保信号完整性的PCB设计方法 1人参与	senlenced3 2020-8-20 10:01	1 405	zmmdmn 2020-8-20 13:13
[仿真讨论] 在信号完整性方面，阻抗不匹配可能带来什么影响 2人参与	senlenced3 2020-8-20 09:41	2 419	chenjin77 2020-8-21 15:14
[Ansys仿真] Siwave 布尔运算减不掉重叠的圆，有遇到的嘛，选不中矩形？ 2人参与	hyxs714154 2020-8-19 22:49	2 646	BKS 2020-8-20 11:43
[HyperLynx] run ddrx batch simulation 问题 4人参与	sj2002dd 2020-8-19 22:38	4 766	benjaminligood 2020-11-30 10:18
[Cadence Sigrity] 过孔参数设置 3人参与	骑驴上高速 2020-8-19 21:40	3 688	lazybones9527 2020-8-28 13:28
[资料下载] PCBA测试完整版 5人参与	ci009 2020-8-19 17:26	4 729	t123456 2020-9-13 06:42
[Cadence Sigrity] 如何修改IBIS模型，使Sigrity能够自动建立Bus Definition 2人参与	zw04043007 2020-8-19 14:17	2 664	janeyulee 2020-12-15 12:44
[仿真讨论] 如何使用IBIS模型进行PCB信号完整性分析 1人参与	swww2212 2020-8-19 13:47	1 505	bookbook 2020-8-19 13:59
[仿真讨论] 电路板信号完整性有什么布线的技巧 1人参与	wiusuiwj 2020-8-19 13:38	1 422	inkee 2020-8-19 13:59
[仿真讨论] Gbps高速差分SIPI设计问题 3人参与	fordies1 2020-8-19 13:16	3 410	chenjin77 2020-8-21 14:34
[仿真讨论] 保持信号完整性，USB3.0静电防护是如何做到的？ 3人参与	ononsiiii 2020-8-18 11:18	3 750	t123456 2020-9-13 06:41
[仿真讨论] DDR2和DDR3的PCB信号完整性设计 2人参与	IC老和尚 2020-8-18 11:04	3 482	bessyh 2020-8-26 23:02
[仿真讨论] 走线延迟仿真实验 1人参与	senlenced3 2020-8-18 10:06	1 547	Zjianeng 2020-8-18 11:04
[Cadence Sigrity] cadence17.4仿真报错怎么解决 1人参与	shufeitian 2020-8-17 21:23	1 941	dzkcool 2020-8-18 07:55
[仿真讨论] 针对DDR2-800和DDR3的PCB信号完整性设计 1人参与	Avenger 2020-8-17 15:01	1 520	huyahu586 2020-8-17 15:15
[仿真讨论] 为了信号完整性，如何控制PCB的控制走线阻抗？ 2人参与	sss71771 2020-8-17 14:55	2 417	chenjin77 2020-8-21 14:38
[Cadence Sigrity] Allegro Sigrity PI里Power Feasibility Editor的P/G Nets设置问题 2人参与	nuolisi 2020-8-17 13:58	2 696	xieda2005 2020-9-12 09:10
[仿真讨论] 求助，Ansoftlinks最新版本的软件。 1人参与	wjy19891015 2020-8-17 11:26	1 451	sss71771 2020-8-17 13:20