sdram阻抗问题纠结

/tp☆芳☆/tp

8 |  E3 R2 n) \% e- k. A
项目pcb情况如下：一片DSP加两片sdram，dsp到sdram地址和控制信号采用的是菊花链结构，数据线是经过源端匹配电阻和终端匹配电阻再到sdram，均未作等长要求，匹配电阻都是33欧姆的排阻，第一次打板走线要求的是33欧姆，改版后要求走线阻抗50欧姆，现在的情况是sdram烧不进程序了。我的疑问是：
1，阻抗变化会影响程序的烧录吗？
2：两片sdram是菊花链好还是T型好？
( t: `+ x7 J! i3：源端和终端都串接了33欧姆匹配电阻，按照单端走线50欧姆，那么做板的时候阻抗是直接做50欧姆呢还是50-33=22欧姆呢？关于阻抗的问题看了很多但还是没搞懂，芯片与走线的阻抗的关系是怎样的，望知道这方面的大侠不吝赐教！感激不尽！

wkdxuelei

两片ＳＤＲＡＭ应该是很简单的，地址线Ｔ型和菊花链都可，不过数据线最好走Ｔ型，等长，走线阻抗控制在５０欧姆，源端匹配就可以了

0aijiuaile

1.烧录程序和SDRM走线无关，与你JTAG口走线有关；
2.地址和控制线采用T型和菊花链都可，但T要做两端分段等长，而菊花链则要注意STUB短，不要把菊花链走成类T；
4 f8 y( G, b3 X5 j# |! C! I3.你对阻抗的理解太混乱，所有高速线目前为了统一都会做成50ohm阻抗，但做55，60也是可以的，问题并不大，至于50-33=22欧姆，这个22OHM不是走线控制的阻抗，而约是内阻的值。反过来看，你就知道为什么要控制50OHM阻抗了……

/tp☆芳☆/tp

0aijiuaile 发表于 2014-4-16 21:47
4 s9 J, S9 y: o1.烧录程序和SDRM走线无关，与你JTAG口走线有关；
0 [# X7 h* L2 f$ p# x9 V/ D2.地址和控制线采用T型和菊花链都可，但T要做两端分段等 ...

你说的很对，很感谢你的回答！