找回密码
 注册
关于网站域名变更的通知
查看: 20608|回复: 20
打印 上一主题 下一主题

[仿真讨论] 求教:为什么晶振、大电感下面任何一层都不能走线或放器件呢?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-10-20 11:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
求教:为什么晶振、大电感下面任何一层都不能走线或放器件呢?谢谢,各位大虾。

该用户从未签到

推荐
发表于 2015-9-24 20:31 | 只看该作者
wzwang2000 发表于 2013-10-21 23:105 V% n- p9 s3 }0 \
我也觉得只能用电磁理论来解释了,但是有没有人仿真过啊,毕竟耳听为虚嘛。
# T' G9 C3 b+ q; v9 [) o5 P
这个东西不是很好仿真,属于EMI方面的东西。( Y) b+ D& V7 F: @, A' M

该用户从未签到

推荐
发表于 2013-10-21 10:12 | 只看该作者
本帖最后由 amao 于 2013-10-22 14:28 编辑 3 y; X5 o: [  h. {& o3 T0 F
  ~; W' r# r, ~9 M2 f: n* a. C
n年前的一个硬件人员,发现精振下面走线被干挠得很利害,那时是2层板,经review后,决定晶振下面不走线了,(注意晶振与晶体是不一样的)最后形成了一个规范。但对多层板有几个完整的copper隔开的话,非要走也是可以的。电感由于线圈的产生的磁力线很强,最好就不要走了

点评

是否是所有电感都不走,没确定这个大电感指得是啥,谢谢!  详情 回复 发表于 2016-5-10 11:21

该用户从未签到

推荐
发表于 2023-2-9 18:30 | 只看该作者
王开鑫55 发表于 2016-5-10 11:21
0 w+ i8 k, j0 ]. D8 O9 j是否是所有电感都不走,没确定这个大电感指得是啥,谢谢!

, g: I2 d3 u& J, B: `  s所以PMIC跟射频收发器
' @% T- s6 g& @6 z) m: w摆件时若不同面   不要重迭
" x8 M# Z7 E) X, J因为会使大电感跟射频走线或组件重迭  进而干扰
' P( {' h* K3 R电感因为是磁场   哪怕有Main GND都挡不住
! n( h& L" D8 y9 y) N6 o再者重迭的话   会使热都积在板子内  容易有板子过热问题, m9 ]! h( t$ d' ]

/ n. P0 h" c$ u  u# P4 ]* q/ d+ K+ l3 \" M# s" D

该用户从未签到

3#
 楼主| 发表于 2013-10-21 23:10 | 只看该作者
amao 发表于 2013-10-21 10:12
. u3 t# ?7 u& C1 un年前的一个硬件人员,发现精振下面走线被干挠得很利害,那时是2层板,经review后,决定晶振下面不走线了。 ...
/ ~5 U% v& `1 C
我也觉得只能用电磁理论来解释了,但是有没有人仿真过啊,毕竟耳听为虚嘛。

点评

这个东西不是很好仿真,属于EMI方面的东西。  详情 回复 发表于 2015-9-24 20:31
  • TA的每日心情
    郁闷
    2025-4-28 15:02
  • 签到天数: 13 天

    [LV.3]偶尔看看II

    4#
    发表于 2013-10-23 12:36 | 只看该作者
    晶振仿真是有点难度的。

    该用户从未签到

    5#
    发表于 2013-10-23 15:20 | 只看该作者
    因為容易受干擾!!所以小心一點比較好: L: D8 z5 t9 ~1 k4 L

    该用户从未签到

    6#
    发表于 2013-11-6 16:43 | 只看该作者
    除了放晶振的那层,其它层走过很多次,没发现什么影响

    该用户从未签到

    7#
    发表于 2013-11-14 00:01 | 只看该作者
    贴片晶振四层以上的背面可以有,但中间要有完整的地层隔开,直插的因为贯穿底层,底层引脚周围包地完才能走线,但底层包地空间就占据了晶振地面大部分空间了,所以就不再走线了。。
  • TA的每日心情
    开心
    2023-2-12 15:39
  • 签到天数: 1 天

    [LV.1]初来乍到

    8#
    发表于 2013-11-26 16:47 | 只看该作者
    走线是可以的,但是还要看什么信号线,数据线,CLK线可千万避开这个“脏”地方,要不然会有问题,本人就有过样的失败,将CAMERA的CLK线走到DC-DC那个振荡电感下面,结果开始照相的时候(200W像素)就会出现干扰!

    点评

    恩恩,谢谢你的设计分享。  发表于 2013-12-16 09:50

    该用户从未签到

    9#
    发表于 2015-9-24 19:36 | 只看该作者
    感谢前辈的分享

    该用户从未签到

    11#
    发表于 2015-9-25 20:05 | 只看该作者
    电感这个主要是电磁场方面的,可以看一下电感周围磁场的分布  隔离地都很难完全消除影响

    该用户从未签到

    13#
    发表于 2016-4-23 17:47 | 只看该作者
    电磁场电磁波的基本理论,电磁感应严重~然后就会耦合上感应电压电流~
    ; R4 q- u" D5 X5 O

    该用户从未签到

    14#
    发表于 2016-5-10 11:20 | 只看该作者
    这个大电感值指得是值在什么范围,还是实物体积大

    该用户从未签到

    15#
    发表于 2016-5-10 11:21 | 只看该作者
    amao 发表于 2013-10-21 10:12
    , j( s8 t  p: n" `6 u) `; ~n年前的一个硬件人员,发现精振下面走线被干挠得很利害,那时是2层板,经review后,决定晶振下面不走线了,( ...

    & z2 _5 o3 K/ s  U, {( ^2 Q是否是所有电感都不走,没确定这个大电感指得是啥,谢谢!( @' Z8 g- C+ v0 K# a

    点评

    所以PMIC跟射频收发器 摆件时若不同面 不要重迭 因为会使大电感跟射频走线或组件重迭 进而干扰 电感因为是磁场 哪怕有Main GND都挡不住 再者重迭的话 会使热都积在板子内 容易有板子过热问题  详情 回复 发表于 2023-2-9 18:30
    右手定则,其下面磁场较强  发表于 2016-5-11 14:56
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-12 11:13 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表