找回密码
 注册
关于网站域名变更的通知
12
返回列表 发新帖
楼主: wzwang2000
打印 上一主题 下一主题

[仿真讨论] 求教:为什么晶振、大电感下面任何一层都不能走线或放器件呢?

[复制链接]

该用户从未签到

16#
发表于 2016-5-11 14:00 | 只看该作者
一旦有干扰,很难消除!

该用户从未签到

17#
发表于 2016-5-11 14:00 | 只看该作者
一旦有干扰,很难消除!

该用户从未签到

19#
发表于 2023-2-9 18:30 | 只看该作者
王开鑫55 发表于 2016-5-10 11:21
$ G8 W. m  H; o2 G- I是否是所有电感都不走,没确定这个大电感指得是啥,谢谢!

/ j' B( K, p. j7 b1 C" O5 Q所以PMIC跟射频收发器4 B, J/ {' k, L$ Q3 n4 w; Q
摆件时若不同面   不要重迭
0 g3 B9 T6 p3 C" ^7 |+ K! \因为会使大电感跟射频走线或组件重迭  进而干扰
' D, F; ^6 F! U: C" Q/ i电感因为是磁场   哪怕有Main GND都挡不住3 W) t0 B' O3 {* u
再者重迭的话   会使热都积在板子内  容易有板子过热问题0 G- n3 I: {& S: U$ g

0 p! l. R2 {/ }8 [' i9 z( o
- W" E5 K& [: s1 g6 K! r% X5 N

该用户从未签到

20#
发表于 2025-9-10 17:33 | 只看该作者
owencai 发表于 2013-11-26 16:47
, e) u! w8 ]9 F1 ?$ f; T走线是可以的,但是还要看什么信号线,数据线,CLK线可千万避开这个“脏”地方,要不然会有问题,本人就有 ...
" i# M8 i2 n- W- j' x
你好,你是画的几层板呀,6层板顶层电感底层走时钟线不知道会不会有什么影响
/ [& H7 U6 A, J3 S& N, g9 }
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 10:29 , Processed in 0.140625 second(s), 18 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表