找回密码
 注册
关于网站域名变更的通知
查看: 1896|回复: 26
打印 上一主题 下一主题

标准的8层叠层修改,大家看看有无不妥?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-9-26 09:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 dingyeyun 于 2013-9-26 14:01 编辑
7 V1 t  V  D+ i( U* |. y" R# m
$ P7 W  ^' Q7 _; M) q3 mTOP                       
: J+ k( W4 c/ _9 u( YGND
4 w% ~: b' z3 _, nS15 \/ ^  u% ^8 U8 z3 A9 g
PWR1 Q2 E7 ^9 ^2 W+ N
GND; H- `9 I/ P0 v9 V
S2
. f9 B/ r/ D6 m: l' \" yGND
3 @1 B% {. M; s3 Z) t7 S+ r8 H; HBOTTOM
# |3 _; h+ t0 C, P- z" d3 w% z4 l以上方案个人认为S1将要参考被严重分割的PWR。0 ?- b8 E  l- u
1 D! G% h- c' G
准备修改为:     4 K6 s8 x1 `5 s2 t; V
其中主芯片ARMFPGA以及CLOCK都放在BOTTOM。4 A" Z( F' X1 l" h- U+ m/ |
TOP主要为LDO和去耦电容。思路是电源层离主芯片远,但是从理论上算是先通过去耦电容了。
' }3 K7 G! `+ U6 [
! Z& i# C9 j: ~* C; V" LTOP                       
; I1 H3 `' H) r- ?PWR5 t3 j, {7 V6 g9 _4 L, ^) l- X
GND
: e9 I- w: V( G  s- i7 J$ LS1
( F0 [% X( P7 P6 [GND
) q2 ^- W; o' R6 m% fS2
4 V1 a6 x& Z1 t$ R/ bGND$ j8 S8 V$ T: Z' Z2 U# Q4 N8 L
BOTTOM  $ `2 {' B# ~% v3 W8 ?; @8 F
谢谢!亲,热情回复有分送哦!免费包邮到你账上哟

该用户从未签到

推荐
发表于 2013-9-26 19:13 | 只看该作者
多層PCB疊層規劃~~希望對您有幫助.......{:soso_e147:}

Stackup_Planning.zip

630.62 KB, 下载次数: 67, 下载积分: 威望 -5

该用户从未签到

推荐
发表于 2013-9-26 17:46 | 只看该作者
jimmy 发表于 2013-9-26 15:49
4 ?3 _3 d; k: P/ {9 p层叠方案一:TOP,GND02,S03,GND04,PWR05,S06,GND07,BOTTOM
, A. q" `; a4 V$ K( d此方案为业界现行八层PCB的主选层设置方案。有4 ...

! W9 @5 Z: B- }  U0 W8 @ 将信号层和电源层之间的厚度搞厚一点,再将信号层和地层之间的厚度搞薄一点。5 v  w3 s- ?: x3 i2 J

4 v6 v3 Z! q0 ?# Q你的第二种方案,翘曲度很难解决。

该用户从未签到

推荐
发表于 2013-9-26 15:49 | 只看该作者
层叠方案一:TOP,GND02,S03,GND04,PWR05,S06,GND07,BOTTOM
( I! H5 L, b  m! Y5 ~4 G0 n此方案为业界现行八层PCB的主选层设置方案。有4个布线层和4个参考平面。这种层叠结构的信号完整性和EMC特性都是最好的,可以获得最佳的电源退耦效果。其顶底和底层是EMI可布线层。第3层和第6层相邻层都是参考平面,是最好的布线层,第3层由于两个相邻层都是地平面,为最优选走线层。第4层和第5层之间的芯板厚度不宜过厚,以便获得较低的传输线阻抗,这个低阻抗特性可以改善电源的退耦效果。在第2层和第7层的接地平面可以作为RF回流层。
/ h% }, f7 k+ q) j$ h; U$ S

点评

由于走线较多,所以没法将走线都放在最佳的信号层,这种情况下才想到制造两个最佳信号层。如果没有特别严重的信号完整性问题和制造上的缺陷,估计还是想采用第二中方案。  发表于 2013-9-26 16:26

该用户从未签到

2#
发表于 2013-9-26 10:15 | 只看该作者
第二种不错啊

评分

参与人数 1贡献 +30 收起 理由
dingyeyun + 30 支持!

查看全部评分

  • TA的每日心情

    2019-11-19 16:23
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2013-9-26 13:27 | 只看该作者
    第一种方案的第四,五层交换一下是不是就好了,第二中方案电源放第二层感觉不是很好吧

    点评

    谢谢,这样就连S2都破坏了。你说呢?  发表于 2013-9-26 14:03

    评分

    参与人数 1贡献 +30 收起 理由
    dingyeyun + 30 支持!

    查看全部评分

    该用户从未签到

    4#
    发表于 2013-9-26 13:35 | 只看该作者
    第二种中间四个层都不对称是不是生产上不太好。

    点评

    说的有道理,从板厂的立场上看,这种堆叠方式会担心翘曲度超标。但是现在考虑的是高速信号线的保护是否最佳,很矛盾。  发表于 2013-9-26 14:00

    评分

    参与人数 1贡献 +30 收起 理由
    dingyeyun + 30 支持!

    查看全部评分

    该用户从未签到

    5#
     楼主| 发表于 2013-9-26 14:04 | 只看该作者
    欢迎大家不吝赐教!

    该用户从未签到

    6#
    发表于 2013-9-26 14:14 | 只看该作者
    TOP         
    7 q7 w* W; K/ V/ l. aGND) ~9 O4 c+ b5 B
    S1! u8 I8 u  M6 K: i3 F
    GND
    / t" E8 `5 u2 E8 @3 d8 }- ePWR
    , C9 G4 V1 w/ A5 i6 VS2
    : V" |# p/ r2 s( D# s; M- oGND
    ) I& X( b* b" D- \9 L' R- EBOTTOM1 |9 H6 Z, V4 T" \; f3 i

    . m' D4 H! u* S

    点评

    老兄,你这个方案和第一个方案有异曲同工之妙!  发表于 2013-9-26 14:40

    评分

    参与人数 1贡献 +30 收起 理由
    dingyeyun + 30 支持!

    查看全部评分

    该用户从未签到

    7#
    发表于 2013-9-26 14:34 | 只看该作者
    个人觉的基于电气还是第二种好。楼主说了其中主芯片ARM和FPGA以及CLOCK都放在BOTTOM,TOP主要为LDO和去耦电容,电源层放在第二层的话,电源回路近。

    点评

    说到我心里去了,呵呵!  发表于 2013-9-26 14:42

    评分

    参与人数 1贡献 +30 收起 理由
    dingyeyun + 30 支持!

    查看全部评分

    该用户从未签到

    8#
    发表于 2013-9-26 15:24 | 只看该作者
    我不知道您的pcb厚度(如果是1.0mm~2.0mm以上)
    2 i  ?! X& j$ B7 G  N. C  {第一個比較好,第二個有阻抗上的問題(不計較pcb費用也是可以啦!)

    点评

    谢谢,厚度应该是1.6mm的要求,因板厂要求控制阻抗,按照第一种堆叠实际做成了1.5mm;如果按照第二种堆叠,请问是否担心TOP层走线无法控制阻抗,该设计以及避免了在TOP走阻抗线;抑或是S1和S2的阻抗控制有问题?  发表于 2013-9-26 15:33

    评分

    参与人数 1贡献 +30 收起 理由
    dingyeyun + 30 支持!

    查看全部评分

    该用户从未签到

    9#
    发表于 2013-9-26 15:29 | 只看该作者
    如用疊構來看 ~~ (如果 PCB 是  1.0mm~2.0mm以上); N( h# }; \' R# k' z" A9 W2 A
    / @, ]- Y9 j; I1 X( e7 `7 \
    L1 -- REF(L2) -- L3
    4 i: r- I) a$ |3 A+ H. _" B& zL6 -- REF(L7) -- L8
    * E4 v8 F! i+ D$ [, L" T: {" xL4 -- REF(L5)  or  REF(L4) -- L5

    评分

    参与人数 1贡献 +30 收起 理由
    dingyeyun + 30 支持!

    查看全部评分

    该用户从未签到

    10#
    发表于 2013-9-26 15:31 | 只看该作者
    我也感觉第2种方案好,S1 跟S2 层走重要信号线很有用

    评分

    参与人数 1贡献 +30 收起 理由
    dingyeyun + 30 支持!

    查看全部评分

    该用户从未签到

    11#
     楼主| 发表于 2013-9-26 15:41 | 只看该作者
    现在的问题是S1和S2都很重要,需要走重要差分线并控制阻抗,该产品高速信号,属于仪器类。原设计就是因为S1跨过了分割的PWR,所以信号质量实测不是很好。在此前提下才新做的。而且PWR层被分割了将近20多块细长条,像五花肉。

    该用户从未签到

    13#
    发表于 2013-9-26 16:02 | 只看该作者
    樓上的大大已經回答您的答案了~~~~

    该用户从未签到

    14#
     楼主| 发表于 2013-9-26 16:27 | 只看该作者
    谢谢各位的解答!

    该用户从未签到

    15#
    发表于 2013-9-26 17:34 | 只看该作者
    第一种好啊。支持··········
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-19 11:52 , Processed in 0.171875 second(s), 40 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表