找回密码
 注册
关于网站域名变更的通知
查看: 987|回复: 7
打印 上一主题 下一主题

求助:如何确定等长范围?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-7-25 15:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
   对于高速总线型数据,该如何确定走线的等长控制范围呢?0 x- a; B+ k( t4 G  X2 ~5 _
  假如做定性分析,等长是为了确保时序一致。假如时序不一致,数据信号是没有任何意义的。从这个角度考虑,等长范围应该越小越好。  另一方面,从减小信号串扰角度,任何非必要的绕线都会增加信号完整性问题产生的风险。因此等长范围应该尽可能大,做好不用绕线。对于空间较密的情况,减小绕线也能节省大量的工作量。我个人更倾向于选择不饶线或少绕线,但是别人总结的经验一般都把等长范围控制的比较小。  ]$ A/ U4 K2 S3 v3 J! J, Y
   求解!

该用户从未签到

2#
发表于 2013-7-25 15:23 | 只看该作者
串扰毕竟可以通过很多措施控制,时序不一致的话信号再完整就没有意义了,对于实际情况需要综合考虑。

该用户从未签到

3#
 楼主| 发表于 2013-7-25 15:41 | 只看该作者
张湘岳 发表于 2013-7-25 15:23 , R3 D) R3 _9 F- J$ a' [" R
串扰毕竟可以通过很多措施控制,时序不一致的话信号再完整就没有意义了,对于实际情况需要综合考虑。

! t' I3 m6 A7 L! ~  我的观点刚好相反。串扰是无法控制的,对于串扰严重的场合,数据到达接收端已经失效了,我们很难从中获取需要信息。而时序问题,数据信息已经完整的传递到接收端,对于有bit位数据识别的处理器,完全可以通过软件延时恢复数据。3 v* \6 R- \( Z+ \
   正常走线的传输延时是可以计算的,只是拐角、过孔处的传输延时不确定。( U$ j- R- V9 U4 r- l
   您说的串扰的控制措施很多,能具体说说吗?
  • TA的每日心情
    开心
    2019-11-18 15:03
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2013-7-25 15:46 | 只看该作者
    本帖最后由 isrca01 于 2013-7-25 15:47 编辑
    + E) l8 m# [4 r! g( n" S  o2 h7 @7 u7 ^* T, D
    等长的唯一用处就是保证时序,没有其他的用处很好处,只有坏处;综合考虑,有取舍。

    该用户从未签到

    5#
     楼主| 发表于 2013-7-25 16:17 | 只看该作者
    isrca01 发表于 2013-7-25 15:46 3 u% g# C% x0 I7 Z! `, n
    等长的唯一用处就是保证时序,没有其他的用处很好处,只有坏处;综合考虑,有取舍。
    3 \8 {1 w9 w9 \. b/ E) p
    那设计中该如何综合考虑呢?

    该用户从未签到

    6#
    发表于 2013-7-25 19:19 | 只看该作者
    本帖最后由 张湘岳 于 2013-7-26 08:37 编辑
    5 U- }# b. f( x4 C8 F4 K# }3 C% ?
    James‘ 发表于 2013-7-25 15:41
    & s  Q! d$ k& M" D* [& v我的观点刚好相反。串扰是无法控制的,对于串扰严重的场合,数据到达接收端已经失效了,我们很难从中获 ...

    . s* b8 j( ]& V3 J# H, a+ E1 u# }; O% p+ k6 w# t
    串扰没有办法消除,但是可以通过比如尽量拉大线的间距,减小平行的距离;减小布线层与参考层之间的介质厚度尽量耦合到参考层(当然得满足阻抗要求);端接这些措施来最大程度减小串扰。当然这些都是理论上的东西,实际设计只能是折衷和优先考虑,牺牲不重要的部分,至于极端的情况那就需要更深的研究了。
    % ]/ Y$ T9 E. I( y* O你说的用软件延时也是保证时序的一种办法。

    该用户从未签到

    7#
     楼主| 发表于 2013-7-26 09:11 | 只看该作者
    张湘岳 发表于 2013-7-25 19:19
    * j  s/ ~! A- F3 x6 ~2 q; f串扰没有办法消除,但是可以通过比如尽量拉大线的间距,减小平行的距离;减小布线层与参考层之间的介质 ...

    2 z4 o; F9 \  a% ^4 v 假如面对密度较大、成本严格限制的消费板,你所说的减小串扰的方法就显得太奢侈啦。  我认为设计过程中等长更容易控制,假如能计算理论的等长范围、再在此基础上留一定的余量,既保证了时序的要求,又能节省大量的工作量。  设计中的每一步都应该是可以理解的。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-24 04:32 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表