为JIMMY出DDR3的教程铺路。

wpc4208211 · 发表于 2013-3-21 11:56

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 jimmy 于 2014-1-24 10:08 编辑

RT，先为JIMMY老大的教程普及基本常识。我想应该有很多人知道数据，地址，控制，命令等等，但好像不能对号入座。哪这里先给出一份名词解析，方便大家。有不对的地方，欢迎指出。
Clocks----时钟
CKP CKN -----DDR differential clock outputs-----DDR时钟差分

Data ---数据

DQ -----数据BUS总线

ECC------自检纠错总线

DM-------Data mask pins 数据屏蔽

DQS------Data strobe pins 数据选通（差分）

Address/Command---------地址/命令
A------Address bus ----------地址BUS总线

BA ----Bank address --------本体地址（不确定）

RAS----Row address strobe---------行地址选通

CAS----Column address strobe-----列地址选通

WE-----Write enable------------------写入使能

Control----控制
ODT-------------------------------------片内终结

CKE ------Clock enable----------------时钟使能
CS--------Chip selects-----------------片选

DDR3视频在随书的光盘中有免费赠送！请大家关注新书。

购书地址：http://item.taobao.com/item.htm?id=36666373212

qjbagu · 发表于 2014-2-8 17:10

DDR3跟DDR2在走线等长方面有哪些不同的要求

yuyengqing · 发表于 2015-4-16 09:58

真的真的要大大的赞一个

jerrylz · 发表于 2014-1-25 14:15

感谢一下，是好东西

wpc4208211 · 发表于 2013-3-21 11:56

本帖最后由 wpc4208211 于 2013-3-21 11:58 编辑

Feedback-反馈

SYNC_OUT---DRAM DLL synchronization output-----同步DRAM的DLL输出
SYNC_IN------DRAM DLL synchronization input-------同步DRAM的DLL输入

Power-电源

VREF----Voltage reference for differential receivers---采样电压
VTT---Termination voltage-----------------------------------端接电压

dali618 · 发表于 2013-3-21 11:59

铜球

dck · 发表于 2013-3-21 12:43

继续

yangjinxing521 · 发表于 2013-3-21 15:22

做DDR的应该都有内部规范，发个过来

wpc4208211 · 发表于 2013-3-22 20:04

yangjinxing521 发表于 2013-3-21 15:22
; f/ [9 e8 [3 w/ `9 U7 Y! D做DDR的应该都有内部规范，发个过来

给你一个DDR3的文档好了，我帮JIMMY普及的是对应的新手。不是老鸟。你这样的老鸟按理说不需要的。

yangjinxing521 · 发表于 2013-3-22 22:21

wpc4208211 发表于 2013-3-22 20:04
- A2 U# i! c8 P3 J, R给你一个DDR3的文档好了，我帮JIMMY普及的是对应的新手。不是老鸟。你这样的老鸟按理说不需要的。

我也没做过DDR3的板子。LAYOUT DDR3和新手差不多啊。。。

liangjiatian · 发表于 2013-3-23 09:09

{:soso_e179:}{:soso_e179:} 对于我们新手是很好的资料了非常感谢！！

xiaoyilong2010 · 发表于 2013-3-23 10:17

太好了

jpyang · 发表于 2013-3-23 16:55

受教了

lzx848 · 发表于 2013-7-5 17:20

很好，适合新手

xiaoyangren · 发表于 2013-7-5 23:53

这几天正在学习DDR知识的，加上以前看的资料，感觉懵懵懂懂。
比如说下面这个DDR2的内部解析图：我一直没搞明白它的列地址线用到了多少根，行地址线是13根吧？那它的总容量应该是行地址数（2的13次幂）X列地址数（2的多少次幂）X8（banks），这是存储单元的总数吧？然后再X16（位宽）才得到的多少Mbit吧？
虽然有些人说没有必要了解它里面的结构，但我还是想搞明白点。