时钟缓冲器layout走线是否要等长问题请教

五个国王

如下图所示，CDCLVC1104PWR给4个器件提供25Mhz时钟信号，发现layout时位置不太好摆放在四个器件的中心对称位置，请教一下各位大佬，该时钟信号的layout需要等长吗
4 x4 ^& y& L; _! U2 u( J# b

huo_xing

五个国王 发表于 2025-6-24 13:07
1 ^  N# b9 u! `* l好的，谢谢，在layout的时候也挺难实现等长的，目前只是要求阻抗50欧。再请问下，这种相关的知识点去哪学 ...

上面说错了，mii信号25M，rmii才是50M。只是等长方面问题可以去专业pcblayout外包公司，一般各种电路设计规范都有。高级的还有si和pi。常规fr4板材传播延时167ps/inch。按这个值针对你这个50M信号就算没有设计要求也可以大概评线长了。
& h! w& m& d! L2 j, }! O; g6 X50M对应信号周期20ns，pcb布线误差按1000mil算，160ps延时相对于20ns是不是可以忽略？

myiccdream

5 _1 E) ^, b( S! H, g7 z

五个国王 发表于 2025-6-26 16:27
7 E; }( M* {" }" T3 u4 _谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

* |5 c5 ^* q: n! n* J你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
! i  G2 U0 t6 ]4 ~8 M而且对于一个做硬件的来说，如果没有把握的事，就要按照最严格的要求去做，我们不是软件，可以天天debug，
硬件改一次版 那可是老板的嫌弃 和money的支出
" Z  `& z6 N. z9 ]# B
* n- c( b2 v6 @0 U
+ Z3 j/ X; H- D/ n# }% KRMII 的要求看这个地方，
https://www.intel.cn/content/www ... phy-interfaces.html

, Z/ X" @) O# U; a9 p

Dc2024101522a

五个国王 发表于 2025-6-26 16:28
时钟不用等长吗？我让对接的同事难做了

  f* d" q/ f* k" A: W! C" c7 y不是啊，有时序要求才需要做等长，而Xtal是芯片总时钟，这个时钟没有必要等长，在一些大型设备中，如果没有时钟同步的需求，经常是一个芯片配一个晶体，哪怕有时钟同步的需求，也不需要强制等长。而像MII、RMII这种做等长是指做组内等长，也就是时钟和信号线等长控制一定长度，以确保建立保持时间满足要求。

6 D, ^: {% E4 _8 L& Z
你需要搞清楚芯片的Xtal时钟和信号clock时钟之间的区别。
6 a& c8 q' V  ?; u

五个国王

附图，谢谢

五个国王

图片上传，截图好像不能直接粘贴

myiccdream

要不要等长，要看你下一级器件有没有需求时钟同相位
你这里面的F28388 和ENET_PHY 是走RMII？ 那你还是 等长吧
5 r2 }& F+ r. ?5 o% v

五个国王

myiccdream 发表于 2025-6-24 10:11
要不要等长，要看你下一级器件有没有需求时钟同相位
你这里面的F28388 和ENET_PHY 是走RMII？ 那你还是 等 ...

谢谢，走的都是MII，我看TI官方DEMO倒是没有走等长，在这一块理论知识积累少，有点虚
# [6 R3 \6 q/ k( A

huo_xing

要看你实际应用。pcb等长除了时序匹配，其他的都是坏处。

myiccdream

五个国王 发表于 2025-6-24 10:50
! W- O5 @5 R6 J& C7 D& N1 }4 e# T谢谢，走的都是MII，我看TI官方DEMO倒是没有走等长，在这一块理论知识积累少，有点虚

25Mhz 太低了，所以手册一般都没写那个等长。只写了一个同源。或者是不是只要2边的时钟偏差要求一致就行，等版主来解答吧
: Z8 u, B3 Q6 ~- t


% y$ Q' G* m2 }

huo_xing

五个国王 发表于 2025-6-24 10:50
谢谢，走的都是MII，我看TI官方DEMO倒是没有走等长，在这一块理论知识积累少，有点虚

$ x6 v+ G9 m6 s# h& `9 t3 B4 I搞错问题重点了，不是mii信号。是你这个clk buff后面接的芯片有没有时序要求。另外，mii信号没记错好像是50M，有等长要求的。但是pcb稍微意思意思就行了，误差放到500mil都不会出问题的。基本可以不做

五个国王

huo_xing 发表于 2025-6-24 12:02
% u* B% _- u$ U; P2 Q搞错问题重点了，不是mii信号。是你这个clk buff后面接的芯片有没有时序要求。另外，mii信号没记错好像是 ...

& K2 ^" ]8 o1 {% d: b好的，谢谢，在layout的时候也挺难实现等长的，目前只是要求阻抗50欧。再请问下，这种相关的知识点去哪学习看看
& G- {3 l" ^. A8 j* l

五个国王

myiccdream 发表于 2025-6-24 11:32
8 H  s8 L: z- P& ~" a3 l. d1 n2 D4 Y25Mhz 太低了，所以手册一般都没写那个等长。只写了一个同源。或者是不是只要2边的时钟偏差要求一致就行 ...

# o7 Q) `# m: n) [0 h0 {+ l谢谢解答

五个国王

huo_xing 发表于 2025-6-24 13:21
  g6 z: u  I# E" x! J上面说错了，mii信号25M，rmii才是50M。只是等长方面问题可以去专业pcblayout外包公司，一般各种电路设计 ...

就是找了外包公司，不过现在的外包也是初中级工程师来画，后面才是他们大佬来审核吧，他说他也不太懂，只是觉得等长做不到

Dc2024101522a

大家是不是不在一个频道上？评论中的时钟究竟是芯片XTAL时钟，还是rmii中的CLK时钟信号？楼主说连的是mii，mii不需要外部时钟，如果是RMII，那需要的时钟是50Mhz，这和原理图都对不上吧

如果我没有理解错误的话，这个CDCLVC1104PWR芯片后面出的时钟只是一个25Mhz时钟，是给芯片XTAL时钟，这个时钟不需要做等长啊

超級狗

大家的建議已經足夠，狗弟只是分享一個經驗。
( @1 z/ t4 Q, S7 l' r0 l& |
Clock Buffer 能讓輸出的時鐘都同相位，對於時脈需要精準同步的應用非常有用。
1 ]& u7 G# N: ]. _" D9 S
+ K. K5 C/ }+ X& ]. n0 M- c但多路時鐘卻是實打實的方波在板子上面跑。（雖然有的已經有 Slew Rate Control 抑制輻射）
0 n( v4 Z" u  \( ^8 P5 ~
很久以前，有位同事用了之後，EMI 改到懷疑人生。
" n% {6 x" o3 w; a0 Z8 J

五个国王

超級狗 发表于 2025-6-26 09:06
3 e5 J! [! I' e2 u2 f: \大家的建議已經足夠，狗弟只是分享一個經驗。
- h! p' }5 c6 i% s7 `9 J' O
Clock Buffer 能讓輸出的時鐘都同相位，對於時脈需要精準 ...

, Z! H8 O( K4 ]1 a" v% F/ @# ~5 E( n谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都行
2 v* v* l% q( _0 f9 N