时钟缓冲器layout走线是否要等长问题请教

五个国王

Dc2024101522a 发表于 2025-6-25 15:29
3 }, N/ T6 G$ y7 H大家是不是不在一个频道上？评论中的时钟究竟是芯片XTAL时钟，还是rmii中的CLK时钟信号？楼主说连的是mii， ...

8 {8 Q- K; ]2 D. Q" {% ^6 ~$ {6 c时钟不用等长吗？我让对接的同事难做了
! I* l1 C: P. O# d3 i" b6 l

超級狗

五个国王 发表于 2025-6-26 16:27
( I1 _, o2 `3 N9 U  E% s谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

主要是如大家講的，各個時鐘間有沒有同步的需要，沒有同步需求就不需要等長（Length Matching）。

/ E; }5 g6 ]% _: ~4 I再則部分人所言，25MHz 也不是很快的時鐘，等長（Length Matching）的限制會比 DDR 或 PCIe 這些總線寬裕很多。

- a9 _' p% B- N1 s+ b- j

myiccdream

五个国王 发表于 2025-6-26 16:27
: I9 q  N$ O% ~1 [谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
而且对于一个做硬件的来说，如果没有把握的事，就要按照最严格的要求去做，我们不是软件，可以天天debug，
& ~2 C# Z/ f4 U; Y) \2 d5 U硬件改一次版 那可是老板的嫌弃 和money的支出

' K/ o  v9 O0 J
! K0 n- s5 i. V/ ZRMII 的要求看这个地方，
! ?9 R7 ^4 ?5 @% l, Vhttps://www.intel.cn/content/www ... phy-interfaces.html
3 {, @' l7 D5 C8 M  t

2 Q& J- {2 l" ^8 H

五个国王

myiccdream 发表于 2025-6-26 16:52
你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
! d2 b3 R; n2 Z. V而且对于一 ...

好的，谢谢，感觉还是需要学习的东西太多了，这个分享很赞！以后多去上面学习相关标准和规范，严格要求自己

Dc2024101522a

五个国王 发表于 2025-6-26 16:28
% M+ f3 _" B, n: j; e- m9 i- ?时钟不用等长吗？我让对接的同事难做了

+ {( \  S: }3 i$ j  q3 X不是啊，有时序要求才需要做等长，而Xtal是芯片总时钟，这个时钟没有必要等长，在一些大型设备中，如果没有时钟同步的需求，经常是一个芯片配一个晶体，哪怕有时钟同步的需求，也不需要强制等长。而像MII、RMII这种做等长是指做组内等长，也就是时钟和信号线等长控制一定长度，以确保建立保持时间满足要求。
4 q8 B; {2 m/ K& R5 h/ k! O& d% J
, K' x" S. ~8 w( h* F! h) H, }0 a
4 @7 L& P1 z3 F2 [  g7 M9 D你需要搞清楚芯片的Xtal时钟和信号clock时钟之间的区别。
/ X# |* h1 b! ~" g+ m7 L0 ]9 }