时钟缓冲器layout走线是否要等长问题请教

五个国王

Dc2024101522a 发表于 2025-6-25 15:29
  X! z' W2 V! d) z1 s大家是不是不在一个频道上？评论中的时钟究竟是芯片XTAL时钟，还是rmii中的CLK时钟信号？楼主说连的是mii， ...

时钟不用等长吗？我让对接的同事难做了
6 T9 k9 w! J' A- e% t

超級狗

五个国王 发表于 2025-6-26 16:27
谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

4 Z; w2 O1 s, i0 B; f主要是如大家講的，各個時鐘間有沒有同步的需要，沒有同步需求就不需要等長（Length Matching）。
# f0 u! t! W; E
再則部分人所言，25MHz 也不是很快的時鐘，等長（Length Matching）的限制會比 DDR 或 PCIe 這些總線寬裕很多。

3 y. P% X" T8 q/ p* y0 E* b" A

myiccdream

1 \' p" f1 q6 E

五个国王 发表于 2025-6-26 16:27
谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

+ G1 L. F3 l& E  t你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
; \, Y6 ~6 z, s: f4 l而且对于一个做硬件的来说，如果没有把握的事，就要按照最严格的要求去做，我们不是软件，可以天天debug，
$ T0 E5 k7 P2 A! ^/ |. E硬件改一次版 那可是老板的嫌弃 和money的支出


RMII 的要求看这个地方，
/ Q" u1 B) e  u! c8 Jhttps://www.intel.cn/content/www ... phy-interfaces.html
4 R; z8 }5 W) |# f' V
2 B- Y4 d7 Y3 E) C& o' o8 V# K5 m) n

五个国王

myiccdream 发表于 2025-6-26 16:52
8 q3 n' y( C6 w5 M/ D8 z1 z5 u你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
而且对于一 ...

. f$ x( `& o2 Y' ?5 _/ _9 `$ J) d" P好的，谢谢，感觉还是需要学习的东西太多了，这个分享很赞！以后多去上面学习相关标准和规范，严格要求自己
# E8 `1 ?+ O: V6 ^1 r

Dc2024101522a

五个国王 发表于 2025-6-26 16:28
时钟不用等长吗？我让对接的同事难做了

不是啊，有时序要求才需要做等长，而Xtal是芯片总时钟，这个时钟没有必要等长，在一些大型设备中，如果没有时钟同步的需求，经常是一个芯片配一个晶体，哪怕有时钟同步的需求，也不需要强制等长。而像MII、RMII这种做等长是指做组内等长，也就是时钟和信号线等长控制一定长度，以确保建立保持时间满足要求。
' L4 |( O; X- e8 n+ Z1 F3 a; `

$ a$ B4 w' g8 f- r4 M你需要搞清楚芯片的Xtal时钟和信号clock时钟之间的区别。
4 G0 ]7 d2 n7 P. u