时钟缓冲器layout走线是否要等长问题请教

五个国王

Dc2024101522a 发表于 2025-6-25 15:29
; A) Z# h* C1 z( s0 ]. l大家是不是不在一个频道上？评论中的时钟究竟是芯片XTAL时钟，还是rmii中的CLK时钟信号？楼主说连的是mii， ...

' M1 L1 R' C! Y% V: ]0 O时钟不用等长吗？我让对接的同事难做了
  f" T. Q) C; Y1 ?4 s0 H0 f& t

超級狗

五个国王 发表于 2025-6-26 16:27
谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

0 i  u. ^" V/ L, U4 }! `, g主要是如大家講的，各個時鐘間有沒有同步的需要，沒有同步需求就不需要等長（Length Matching）。
/ o! ], J7 A; K5 q9 ?
再則部分人所言，25MHz 也不是很快的時鐘，等長（Length Matching）的限制會比 DDR 或 PCIe 這些總線寬裕很多。

myiccdream

, O' o+ z, b1 y  n1 p

五个国王 发表于 2025-6-26 16:27
谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
而且对于一个做硬件的来说，如果没有把握的事，就要按照最严格的要求去做，我们不是软件，可以天天debug，
硬件改一次版 那可是老板的嫌弃 和money的支出


, Y5 {2 p# m: z: e" ]RMII 的要求看这个地方，
- I: S6 D& Y8 q$ _" e; ihttps://www.intel.cn/content/www ... phy-interfaces.html


7 w6 ?5 L' L3 E$ G+ a

五个国王

myiccdream 发表于 2025-6-26 16:52
你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
0 Z, D, V( l4 h! j. W4 `而且对于一 ...

% B- c" c- J; C" T3 W* n( ]( \好的，谢谢，感觉还是需要学习的东西太多了，这个分享很赞！以后多去上面学习相关标准和规范，严格要求自己

Dc2024101522a

五个国王 发表于 2025-6-26 16:28
2 v: D% D1 L, G) a0 M# A时钟不用等长吗？我让对接的同事难做了

8 U; r& |% |  L# k5 b: F9 g不是啊，有时序要求才需要做等长，而Xtal是芯片总时钟，这个时钟没有必要等长，在一些大型设备中，如果没有时钟同步的需求，经常是一个芯片配一个晶体，哪怕有时钟同步的需求，也不需要强制等长。而像MII、RMII这种做等长是指做组内等长，也就是时钟和信号线等长控制一定长度，以确保建立保持时间满足要求。

0 U* g; b- c5 y! X* A& v6 N8 V
你需要搞清楚芯片的Xtal时钟和信号clock时钟之间的区别。