DDR2数据线调试问题

hcjyddup

slyarmeng 发表于 2012-11-12 10:18
0 H1 x' B3 L  g$ q: v' ?8 S4 b楼主问题解决了吗？没有下文了啊

问题终于解决了，原来是CPU端焊接问题，后来发现在写的时候DQS1没有对应信号，但是在读的时候DQS1上有对应脉冲，所以判断在CPU端对应管脚有虚焊。换个厂商送去无锡江南所焊接后，两块板子，一块正常了！查了了这么久...问题在这里。不过这个过程也发现了设计中的各种问题，比如层规划，封装制作，布线等问题，学到不好。
) _$ U  I7 {) N" K( f$ e, h非常感谢各位参与讨论哈！

hcjyddup

问题终于解决了，原来是CPU端焊接问题，后来发现在写的时候DQS1没有对应信号，但是在读的时候DQS1上有对应脉冲，所以判断在CPU端对应管脚有虚焊。换个厂商送去无锡江南所焊接后，两块板子，一块正常了！查了了这么久...问题在这里。不过这个过程也发现了设计中的各种问题，比如层规划，封装制作，布线等问题，学到不好。
( K) m+ u6 `5 }& `6 A6 t非常感谢各位参与讨论哈！

hcjyddup

dzwinner 发表于 2012-11-13 10:22
- {- t5 O, E2 v' D照你的说法，你的叠层 L2 和L3 都是信号层，你的叠层很有问题！你低8位能跑起来就算万幸了！推荐一个叠层 ...

嗯，叠层规划确实不好，但是信号频率不是很高DDR2是243MHz的，所以还能正常工作。板子最终的问题是出现在CPU的虚焊，在北京某公司，重新焊接过两次都没解决，最后去无锡焊接的，终于好了一块。不过第二版在工艺上确实要改进不少
非常感谢参与讨论哈！

eda-chen

hcjyddup 发表于 2012-11-27 17:13
/ ]  s8 V; A+ \  `# W嗯，叠层规划确实不好，但是信号频率不是很高DDR2是243MHz的，所以还能正常工作。板子最终的问题是出现在 ...

( y7 r2 c$ e" N56所都出来了~~嘿嘿

szguwang

看来国内这些什么所的，水平都不行啊，  一个板上有4颗ddr3,一个400pin左右的bga主控， 全部手工植球再搞到板上， 一把破风枪一次焊OK！