DDR2数据线调试问题

willyeing · 发表于 2012-10-8 14:17

hcjyddup 发表于 2012-10-7 20:08 + \$ `! ^) o2 k
1、看规格书我也觉得这个信号参数奇怪，但是对比了一个正常的板子，同样的信号，也是这样的测量结果
& m( S5 S1 N" x/ l: u9 k3 J2、 ...

初初看了一下你的贴图，首先叠层结构看了一下没做到对称，二、蛇形走线一定的超过3倍线间距。三、一般数据组放在参考地平面上方，地址可以差一些。其实时序余量够得话根本不需要走蛇形线。我的DDR3-1066就没有蛇形等长线。

willyeing · 发表于 2012-10-8 14:20

如果是pads画的请把PCB文件上传上来。初看我觉得至少你的板子SI会有问题的。

hcjyddup · 发表于 2012-10-8 15:24

willyeing 发表于 2012-10-8 14:20
* H$ h, m) B' b; j' b$ A如果是pads画的请把PCB文件上传上来。初看我觉得至少你的板子SI会有问题的。

我是protel画的，版本是2010.您能帮着检查下吗？无法上传，能告知下邮箱吗？

willyeing · 发表于 2012-10-8 16:02

hcjyddup 发表于 2012-10-8 15:24 ! t% M% D+ K" m8 X8 ^
我是protel画的，版本是2010.您能帮着检查下吗？无法上传，能告知下邮箱吗？

protel我用过3年，看看应该没问题的，我QQ是2545512572,请注明EDA365，要不然我不知道是哪里来的

tuzhiquan · 发表于 2012-10-8 16:57

你的板层结构是怎么样的

tuzhiquan · 发表于 2012-10-8 17:00

第一层是IC的话，第二层应当是地，第三层是信号，第四层最好别走DDR的线，如果走不下也只能走地址线，不能走数据线。

hcjyddup · 发表于 2012-10-8 21:32

tuzhiquan 发表于 2012-10-8 17:00 , A9 Q0 _ r# }% B. b( ^
第一层是IC的话，第二层应当是地，第三层是信号，第四层最好别走DDR的线，如果走不下也只能走地址线，不能走 ...

我的层级结构是信号（top)，电源，信号，地，信号，信号，地，信号(button），ic在top层，ddr数据线都在top或button层,只有几根地址线在中间信号层

tuzhiquan · 发表于 2012-10-9 12:12

5和6层会不会有于扰，第二层搞成地会不会好些？
这个层叠结构怎么样？TOP GND S3 GND S5 GND S7 POWER OR TOP GND S3 GND S5 GND POWER S7

hcjyddup · 发表于 2012-10-9 18:06

tuzhiquan 发表于 2012-10-9 12:12
! R' }# @: x2 M1 D1 D6 z5和6层会不会有于扰，第二层搞成地会不会好些？
; J) ~4 x9 O+ |) J2 r" q6 e0 A& h这个层叠结构怎么样？TOP GND S3 GND S5 GND S7 POWER OR ...

第五层用作电源层是信号布线实在布不开了，改层上面的信号都是一些电源，低频信号，且布线较少。第二层用作电源不知道影响有多大？

xyy_zhong · 发表于 2012-10-11 12:56

是单DDR吗，我做365的单和双DDR都么的问题。先看看你的电源上电时序，DDRCLK是否正常。上电瞬间数据和地址线有没波形。也可以测试下上电瞬间个路电压有没被瞬间拉低现象，各路电源电流是否正常。还有你的复位信号是否正常复位了。

lanlan5832 · 发表于 2012-10-12 15:03

Good job,thank you very much

lanlan5832 · 发表于 2012-10-12 15:16

hcjyddup · 发表于 2012-10-15 23:03

本帖最后由 hcjyddup 于 2012-10-16 15:26 编辑

xyy_zhong 发表于 2012-10-11 12:56
9 N' L8 b4 w6 c是单DDR吗，我做365的单和双DDR都么的问题。先看看你的电源上电时序，DDRCLK是否正常。上电瞬间数据和地址线 ...

嗯，是单DDR的，您的意思大概是上电时的问题，上电时的信号应该地址线上应该初始化信号吧！我疑问DDR初始化时在仿真器连接的时候产生的，还是上电就开始了...还有我现在的问题是稳定的时候高8位固定的问题，低八位很正常；还有您做过365的DDR，不知道能学习下您的布局布线吗？{:soso_e154:} 截图也行，我第一次做这个，实在缺经验啊！我的邮箱是hechao9988@gmail.com

slyarmeng · 发表于 2012-11-12 10:18

楼主问题解决了吗？没有下文了啊

dzwinner · 发表于 2012-11-13 10:22

hcjyddup 发表于 2012-10-7 20:08
% }' N& K* v& f! q6 Z9 X% ?: }1、看规格书我也觉得这个信号参数奇怪，但是对比了一个正常的板子，同样的信号，也是这样的测量结果
3 V! q7 x- v" x5 w2、 ...

照你的说法，你的叠层 L2 和L3 都是信号层，你的叠层很有问题！你低8位能跑起来就算万幸了！推荐一个叠层，top-GND-SIG1-POW1-POW2-SIG2-GND2-BOTTOM.估计你的板子要重画了！

帐号		自动登录	找回密码
密码			注册

[仿真讨论] DDR2数据线调试问题

推荐内容 /1