求教，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。

Scisci

如题，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。真值表如附件，要求单IO输入时，分出两个控制口，一个为高，另一个同时为低，且没有输入时（即高阻时），要求输出状态稳定（同时为高，或同时为低），想请教下有什么简单的方法实现，器件最少，，小弟脑袋瓜转不过来了，求指点迷津，讨论指导。
' }, ]) e* b6 _7 |

huo_xing

梦家好 发表于 2025-1-16 09:46
5 X' E3 I' O, ^9 s8 O, i& Z  j: _你看这样行不行，把上拉电压更成3.3V是不是就可以了

; y9 s0 W/ E4 x4 U+ _  `只能说能用。但是出问题概率很大。
7 x' |; @0 \0 ~5 G' O器件常规用法：npn和nmos正常使用连低端。pnp和pmos正常使用接高端。如果不这样需要考虑专用驱动
4 I6 ~. @4 m- l' U% o- Z" f你图纸中pnp接了gnd。那么e级会被b级二极管钳位，当b为0V时，e是0.7V。这个电平能不能正常识别为低？并且一般ic输出低电平不一定是0V，0.2~0.3V很正常。这种情况怎么解决？
随着b电压升高，管子会导通，e级电流开始出现。但是e级不是接VCC，有电阻。这个电阻的压降会让e级电压降低，会不会影响后面电路检测高电平？

再见海贼王

再见海贼王 发表于 2025-1-18 15:54
+ n  X& p1 X  s1 d凑个热闹，不知道这样行不行

狗斑竹，我是被哪颗子弹击中了，阵亡的迷迷糊糊
开个玩笑；我是画草图是样想的：IN输入1时  B输出1，A输出0   
                                                IN输入0时  B输出0，A输出1
% M8 j& p: l6 z7 f0 f                                                IN为HZ时，B为0，右侧MOS通过分压导通A输出0
* O  P3 M0 c8 `1 Q$ h不知道是不是哪里还没考虑到

huo_xing

# p& ?! G5 }; ~5 C* {4 B  T1 }6 x
6 o6 K3 p5 ~6 ?4 Y. IIO给个初始状态，比如上拉或下拉。一路直接到A，另外一路通过反相器到B如果对A和B信号延时有要求，可以在A链路上加个缓冲器
8 d, z& L, Z9 {. B9 S% U1 b+ }

Scisci

对了，要求电路待机时，输出只能同时为高或者同时为低

Scisci

huo_xing 发表于 2025-1-14 09:35
IO给个初始状态，比如上拉或下拉。一路直接到A，另外一路通过反相器到B如果对A和B信号延时有要求，可以在A ...

, Z. _9 q2 v8 B: |! d对了，要求电路待机时，输出只能同时为高或者同时为低，可以理解为待机时，IO口不能有电平得高阻（这个一般单片机可以实现），且待机双路的输出状态得一致（同时高或者低），大佬看看？

1 h, U" k2 L! K( ~

huo_xing

Scisci 发表于 2025-1-14 09:43
" o/ g8 f) f& m, L. g0 X4 y对了，要求电路待机时，输出只能同时为高或者同时为低，可以理解为待机时，IO口不能有电平得高阻（这个一 ...

对啊。不是说要给初始状态吗？
) k% y) W3 S2 Y比如IO下拉，那么单片机io就算高阻了，外面还有电阻指定状态呢

Scisci

huo_xing 发表于 2025-1-14 09:49
对啊。不是说要给初始状态吗？
比如IO下拉，那么单片机io就算高阻了，外面还有电阻指定状态呢

小弟试了下，貌似默认状态时输出是两个状态，貌似不行，你看我画的对不对
" A# p1 e# T- V/ E( [

huo_xing

Scisci 发表于 2025-1-14 09:56
小弟试了下，貌似默认状态时输出是两个状态，貌似不行，你看我画的对不对

那理解错了不能这么搞。
换个思路，把输出A,B电源受控。休眠时电源关闭，通过下拉到地确认状态。

Scisci

huo_xing 发表于 2025-1-14 10:03
那理解错了不能这么搞。
换个思路，把输出A,B电源受控。休眠时电源关闭，通过下拉到地确认状态。

这边电路是正常工作的，不休眠；另外提议的电源受控是不是又要一路IO控制了？那就失去意义了；亦或者是某个输出（A或B）同时控制某一路的电源？没想通

huo_xing

Scisci 发表于 2025-1-14 10:20
这边电路是正常工作的，不休眠；另外提议的电源受控是不是又要一路IO控制了？那就失去意义了；亦或者是某 ...

啥都想要。想想在理论上可行吗？

超級狗

huo_xing 发表于 2025-1-14 10:03
' E8 o7 k9 l3 D那理解错了不能这么搞。
4 `. k: F9 W# R, g! ~6 Z. C' y9 M换个思路，把输出A,B电源受控。休眠时电源关闭，通过下拉到地确认状态。

小弟有個想法，利用視窗比較器（Windows Comparator）辨別高阻抗（Hi-Z）。

/ u7 q8 k9 ^2 O* T& f

• VIN 用兩個等值的電阻分壓。
• VIN = High，分壓點是 High，VOUT = Low。
• VIN = Low，分壓點是 Low，VOUT = Low。
• VIN = Hi-Z，分壓點是 VCC/2，VOUT = High。
  

: O7 I0 }! R* B5 M1 m' c後面可以用多工器（Multiplexer）或邏輯閘（Logic Gate）搞出樓主要的結果。
4 [$ h, P3 B/ |! |
蠢主意僅供參考！
& C: J! \+ X, [' w& f( ?2 B
7 H9 Q  n0 [6 ^( ^: J

huo_xing

超級狗 发表于 2025-1-14 11:15
: {3 l  [0 T0 I小弟有個想法，利用視窗比較器（Windows Comparator）辨別高阻抗（Hi-Z）。

# w) w, r8 `& U, h方案理论可行，这个图上两路比较器输出线与了，不能输出高电平。需要重新设计。这种情况和我上次遇到的找模拟隔离器差不多，问题是成本能不能搞下来。
工作上有时候面对无理需求，不能太软弱。
, b6 X6 ^% e- V

huo_xing

huo_xing 发表于 2025-1-14 11:27
方案理论可行，这个图上两路比较器输出线与了，不能输出高电平。需要重新设计。这种情况和我上次遇到的找 ...

% }& \( g# b/ E& a; V" N! Z不是比较器选择问题。是这个电路设计上不能输出高电平。
正常工作，无论Vin输入是高还是低，两路比较器中总有一个输出低的。线与后输出都是低。不能输出高电平。

梦家好

8 L, M. y/ |5 }! A1 X
传个图片，我都不会，好土，这个图片应该能够说明吧，时延得看你的速度具体是多少，可以选用不同的

huo_xing

设计思路：
6 E( O! U9 H& @" g8 I: X7 @' N1. io输出通过2个比较器确认输入状态。两个比较器有三种状态：11和00是正常模式，10是高阻模式。
2. 11和00模式控制反相器和缓冲器输入。10控制反相器和缓冲器oe。