求教，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。

Scisci

大佬们一定有要时间了再点拨，小弟不着急

huo_xing

Scisci 发表于 2025-1-14 14:03
大佬们一定有要时间了再点拨，小弟不着急

高阻状态识别电路

huo_xing

aarom 发表于 2025-1-15 07:41
0 e6 m* X0 l0 H1 {/ K% A便宜!

高阻态怎么办？
  V5 d5 ]3 \* M

梦家好

梦家好 发表于 2025-1-14 13:20
传个图片，我都不会，好土，这个图片应该能够说明吧，时延得看你的速度具体是多少，可以选用不同的

0 |% H0 `5 l- G5 sA和B的位置弄反了

huo_xing

梦家好 发表于 2025-1-15 11:43
9 k2 T7 e4 A7 _( q/ W* tA和B的位置弄反了

( E, p# m) H0 D' {. B6 o* O- W不是A，B位置反了的问题。
+ Q; w. n8 H& ~) jPNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子
; J; l2 H6 ]% o2 u) a

梦家好

huo_xing 发表于 2025-1-15 13:28
$ L. P; O) T1 x$ i9 @; D不是A，B位置反了的问题。
PNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子

: b* D% e* K/ s- J0 u' [你看这样行不行，把上拉电压更成3.3V是不是就可以了
9 P+ \+ U" X( r/ i  \/ z

梦家好

梦家好 发表于 2025-1-16 09:46
你看这样行不行，把上拉电压更成3.3V是不是就可以了

个人觉得，这就是MCU内部结构CMOS电路的工作方式，
( X# S& a. |9 q# t$ c% E

huo_xing

梦家好 发表于 2025-1-16 09:46
你看这样行不行，把上拉电压更成3.3V是不是就可以了

7 L0 j6 f: F: e) m+ b只能说能用。但是出问题概率很大。
2 r* y# h; [! N, }6 @器件常规用法：npn和nmos正常使用连低端。pnp和pmos正常使用接高端。如果不这样需要考虑专用驱动
* D1 n2 j2 k  ]4 Z, g- M9 n% r你图纸中pnp接了gnd。那么e级会被b级二极管钳位，当b为0V时，e是0.7V。这个电平能不能正常识别为低？并且一般ic输出低电平不一定是0V，0.2~0.3V很正常。这种情况怎么解决？
随着b电压升高，管子会导通，e级电流开始出现。但是e级不是接VCC，有电阻。这个电阻的压降会让e级电压降低，会不会影响后面电路检测高电平？

梦家好

Scisci 发表于 2025-1-14 14:03
大佬们一定有要时间了再点拨，小弟不着急

& y* Y) o, w! b3 [) y* v做题目啊，指教啥，
# _) I' C# Z  e5 D. w

huo_xing

aarom 发表于 2025-1-16 15:09
問題的重點, 在高阻抗的形狀, 變成 A,B 循環的0,1,
我不知是否題出錯了, 或說明不清.

脑子不好就少说话。我回的是你吗？

梦家好

:)，深入学，一切皆有可能