求教，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。

Scisci

大佬们一定有要时间了再点拨，小弟不着急

huo_xing

Scisci 发表于 2025-1-14 14:03
8 f, ~3 _2 V6 Q* G) E) F# @3 C1 f大佬们一定有要时间了再点拨，小弟不着急

/ g* s: e0 d# \# d7 |高阻状态识别电路

huo_xing

aarom 发表于 2025-1-15 07:41
便宜!

高阻态怎么办？

梦家好

梦家好 发表于 2025-1-14 13:20
传个图片，我都不会，好土，这个图片应该能够说明吧，时延得看你的速度具体是多少，可以选用不同的

) A+ O, c! x% k) J9 PA和B的位置弄反了
: M3 L* J# {$ ~5 {; r) m

huo_xing

梦家好 发表于 2025-1-15 11:43
9 p6 L' e4 x0 w1 K) h5 D6 sA和B的位置弄反了

: h! W' `6 ]; H. o0 S3 Z不是A，B位置反了的问题。
PNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子
- e6 z  ~, j! e, o' q1 O: y1 C

梦家好

huo_xing 发表于 2025-1-15 13:28
! ^& V+ n8 {7 H2 x不是A，B位置反了的问题。
+ {# V( B) {2 G2 M5 S' XPNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子

# o5 t! w" r8 a: m你看这样行不行，把上拉电压更成3.3V是不是就可以了
$ p* C/ `: [6 v6 ]: F+ K6 g

梦家好

梦家好 发表于 2025-1-16 09:46
你看这样行不行，把上拉电压更成3.3V是不是就可以了

个人觉得，这就是MCU内部结构CMOS电路的工作方式，
+ L" B1 K' J2 V. Y( Z7 h

huo_xing

梦家好 发表于 2025-1-16 09:46
你看这样行不行，把上拉电压更成3.3V是不是就可以了

只能说能用。但是出问题概率很大。
% _1 ]! k! N" T器件常规用法：npn和nmos正常使用连低端。pnp和pmos正常使用接高端。如果不这样需要考虑专用驱动
5 [; z. n; ^1 \: J! j" x你图纸中pnp接了gnd。那么e级会被b级二极管钳位，当b为0V时，e是0.7V。这个电平能不能正常识别为低？并且一般ic输出低电平不一定是0V，0.2~0.3V很正常。这种情况怎么解决？
随着b电压升高，管子会导通，e级电流开始出现。但是e级不是接VCC，有电阻。这个电阻的压降会让e级电压降低，会不会影响后面电路检测高电平？

梦家好

Scisci 发表于 2025-1-14 14:03
" `0 i. K$ O; v( f大佬们一定有要时间了再点拨，小弟不着急

做题目啊，指教啥，
+ _$ t8 ]3 U; u- u, N/ w# F; Y

huo_xing

aarom 发表于 2025-1-16 15:09
+ a/ W% G9 b7 E* p- A: S1 `問題的重點, 在高阻抗的形狀, 變成 A,B 循環的0,1,
+ q/ [; f2 ~( _* d$ M% p& q我不知是否題出錯了, 或說明不清.

; I  Z' p0 U& ^% c* v2 U脑子不好就少说话。我回的是你吗？

梦家好

:)，深入学，一切皆有可能