FPGA 外接 5 个 FLASH

cwfang2013

# h5 H3 @7 x1 O7 }% R: Q
: Z6 X) y: o) G- R' Y. ?" v# }今天发现别人的板子上有个很新奇的设计，FPGA外接了5个FLASH（不是配置程序用吗，板子背面有个单独的配置flash），不知道这么设计的意图是什么，有懂的朋友可以分享讨论下。FPGA型号是spatran6，flash型号25q128jvsq（QSPI接口）
- i8 o- T- P; q* T% }

Gary1001

可能四个是功能性的，反正fpga里面的逻辑可以自己编辑

cwfang2013

这个板子是仿的官方的 USRP X310的板子。板子我只截图了一部分，spatran6对外接的是一个串口，对内接的是K7的FPGA。可以通过串口实现对K7芯片的远程更新。我理解的是程序先通过串口固化到spatran6外接的那几个FLASH里，然后启动的时候，K7通过spatran6再加载程序。这样估计很多人要问了，为什么不直接把串口连接到K7上，这样岂不是更方便。当时我也是这样想的，但是为了兼容官方的远程升级文件，而官方的远程升级文件里是不带串口这部分功能的（官方是通过万兆网升级的）。所以只能通过spatran6来实现这个功能。我就是不明白为啥要用5个串行的FLASH

myiccdream

cwfang2013 发表于 2024-8-5 08:58
- f1 v& A7 ?$ R% s6 t这个板子是仿的官方的 USRP X310的板子。板子我只截图了一部分，spatran6对外接的是一个串口，对内接的是K7 ...

/ N1 Q! W' y) }2 O8 Y* J既然是猜想，那就随意发挥，
你提到了这里面由一个spatran6， 一个K7 ， 这2个人家一人挂2个Flash 可以吧？
另外，单板的IP，其他的各种参数文件这些不能因为你升级就擦掉吧，那在用一个flash 不就很合理
2+2+1 =5?
2 \& `3 ?# q$ ~  J( v

cwfang2013

myiccdream 发表于 2024-8-5 11:04
  m. X; N, F" [6 }3 E既然是猜想，那就随意发挥，
3 y6 {& r' J- c$ h9 Q: V( k你提到了这里面由一个spatran6， 一个K7 ， 这2个人家一人挂2个Flash 可以 ...

不是这样的，本身spatran6和K7都有自己单独的FLASH，这5个FLASH是额外接在spatran6上的，我只知道是用来远程升级K7的程序用的，至于为啥这样用，我没想明白。

超級狗

2 t# f( n# o) |

cwfang2013 发表于 2024-8-5 15:01
2 B  {; E! m# C$ e8 Q% W% t不是这样的，本身spatran6和K7都有自己单独的FLASH，这5个FLASH是额外接在spatran6上的，我 ...

• 一般的閃存不支援邊寫邊讀（執行），所以需要緩衝區（Buffer）把待更新的軟件先預存起來，等整顆閃存抹除後再逐一寫入。
• 軟件有多大、就需要有多大的緩衝區（Buffer），要接 5 顆閃存表示軟件的容量不小。
• 閃存為什麼不直接接 K7 上面？我猜為了讀寫速度，這 5 顆應該都是支援 QSPI 的 Serial Flash（你自己也說是 QSPI Serial Flash 沒錯），通常 MCU 或 CPU 上的 QSPI 接口只有一組，你得想辦法變成 5 組，才有辦法接 5 顆 QSPI Serial Flash。
• 或者說 K7 根本沒有 QSPI 接口，需要 FPGA 來擴展出 QSPI 接口。（AMD K7 沒有 QSPI 介面吧？）
• 僅為推測，如果你無法得知動作原理，大家就只能猜。但你若得知動作原理，自然也不必來問我們了。早說過，這題是元宵節燈謎，你覺得誰掰得有道理，就信誰吧！
  ! K. X+ J- L3 J9 Z- p4 d7 S

' I7 A2 I, R2 {$ \9 D! W
! t0 z) b5 G6 F' }! F2 z' k8 n9 S

4 w7 y. y" }( c3 }

超級狗

+ D1 Q- d6 W+ n$ b: s
- i) u7 X" o: E1 A" k啊哈～原來都是人家提供的參考設計（Reference Design）！

How to use QSPI Flash on Kintex7

How to use QSPI Flash on Kintex7 (xilinx.com)

cwfang2013

超級狗 发表于 2024-8-5 23:13

一般的閃存不支援邊寫邊讀（執行），所以需要緩衝區（Buffer）把待更新的軟件先預存起來，等整顆閃 ...

狗版主说的没问题，这5个FLASH就是用来预存K7的逻辑。等K7工作的时候通过SPANTAN6 FPGA把5个FLASH里面的程序加载出来。这几个芯片之间的逻辑关系没问题，有个疑问点是SPANTAN6为什么不直接接一个并行的Flash，非要挂5个QSPI接口的FLASH

超級狗

cwfang2013 发表于 2024-8-6 16:24
0 C, a# w7 y; h# s0 p8 o) l狗版主说的没问题，这5个FLASH就是用来预存K7的逻辑。等K7工作的时候通过SPANTAN6 FPGA把5个FLASH里面的 ...

少了幾張關鍵的原理圖，但是方塊圖還是能參考。
1 v$ z: ?2 c/ I* |

3 n/ ]4 q" D7 C
" F  s% Q6 O  ?1 e5 I4 |

超級狗

AMD 自從收購 Xilinx 之後，兩種產品有 K7 這個代號。

• AMD Athlon 系列處理器代號是 K7。
• Xilinx Kintex-7 系列 FPGA 代號也叫 K7。
  

- E* \6 o8 K9 N6 |0 I在還沒看到原理圖之前，我是被你弄得暈頭轉向。

. s5 {! t/ J: ^

5 t2 W5 n- d9 W. J5 P. V  ]
. s5 o" c9 g5 w4 P  F% m; N9 z
# B- g) P  W  Z0 B7 O9 R

超級狗

6 |# u/ K. }+ a( W! y

cwfang2013 发表于 2024-8-6 16:24
. c, F2 j* J/ S$ H' G1 B; o狗版主说的没问题，这5个FLASH就是用来预存K7的逻辑。等K7工作的时候通过SPANTAN6 FPGA把5个FLASH里面的 ...

樓主：
關於您的元宵節燈謎，我看了一晚的原理圖，似乎有那麼一點感覺了。

您說這板子是仿 USRP X310 的設計，在沒有更多資訊的狀況下，我們就姑且當它和 USRP X310 的架構相同。
- N7 |; M& e' p1 u
; e; \/ i  s- T系統架構分析
% d: f5 J, U4 j' \! e從方塊圖來看，系統似乎被設計為類 x86 PC 的架構。系統開機後，從 PCIe 硬碟（SSD）將軟件載入到 DRAM 中執行。為什麼要這樣做？這個問題和你的疑問，「為什麼閃存不直接掛到 Kintex-7 上？」有那麼點關係。而想要再多放一個 SSD 上去，則會受限於 PCIe PHY 的能力，也許它就只支援兩個插槽（Slot）系統都給用掉了。

  f, S( t; {; p5 Z; M( g為什麼閃存不直接掛到 Kintex-7 上？

• QSPI Serial Flash Winbond 25Q128JVSQ 一顆的容量有 16MB，五顆構成的更新緩衝區（Buffer），總共有 16MB x 5 = 80MB。如果要用 Parallel Flash 你可以算一下，16 bit Data + 128MB 的定址線（Address）+ Read / Write + Chip Select 總共需要多少個 FPGA I/O。Kintex-7 已經沒剩下那麼多管腳讓你用了。
• 玩過 FPGA 的人都知道，高速訊號設計時最好都放在同一個或相鄰的 Bank，延遲（Delay）才能降到最低。Kintex-7 沒有多餘的 Bank 能用了，即便從各個 Bank 東拼西湊挪出足夠的管腳，也無法滿足前述延遲（Delay）的要求。
• 而 Kintex-7 內部還剩下多少的 Gate Count，讓我們能設計出這樣的電路，又是另一個問題。
• QSPI Controller 設計上所需要的訊號較少，耗用 FPGA 的 Gate Count 也相對少。在能擠進現有 Kintex-7 內部的前提下，可能是一個較好的折衷方案。
  1 ]* X) O& I" R) P; f" k

6 J4 N* k2 M$ G1 _3 W3 Z綜合上述小弟的豬腦推論，這可能就是您要的答案了！
0 r& Q; @* H: @+ }% z5 ^0 i2 _, f
3 ]% m" L$ g, F) y1 i" _+ j/ t: v( `

0 S( {; w2 D/ \! |& s0 Z
( m7 t& l$ G9 H0 ]) ^2 W( e
7 |. N8 ~1 j: S: q! ^( N( E" z

twofoolish

版主厉害，分析得完美

cwfang2013

超級狗 发表于 2024-8-7 11:30
樓主：
+ J& t$ e; q: u5 x: n. ?+ g, q/ ~關於您的元宵節燈謎，我看了一晚的原理圖，似乎有那麼一點感覺了。

版主，这两天忙着设计板子，没空看帖子。您的观点也是对的，但是实际用的时候不是这样用的。产品最终使用中，PCIE是没有用的，用的是万兆电口和X86主板通信，程序升级都是通过万兆网完成的。实际的X310原理图中关于PCIE PHY不是开源的，但是我通过我们FPGA程序里的引脚分配能看出来，PCIE PHY芯片占用了很多管脚，它是并行转串行的一个芯片。它的设计意图其实一直捉摸不透，K7 FPGA是自带PCIE核的，完全可以通过GX（高速接口）直接接PCIE，而不是并行转串行，省出来的IO完全够接把并行FLASH接在FPGA上。

超級狗

( t6 `/ X0 [7 h

cwfang2013 发表于 2024-8-15 09:05
6 e. M  o' F1 h# j版主，这两天忙着设计板子，没空看帖子。您的观点也是对的，但是实际用的时候不是这样用的。产品最终使用 ...

PCIe PHY 的介面 8 bit 是送、收分開，這個我找了 NXP PCIe PHY PX1011B Datasheet 參考過。

$ {0 j+ }. D7 s4 b

Dc2024012548a

看看