FPGA 外接 5 个 FLASH

cwfang2013

3 I0 L" ]& l3 t9 n
9 v5 l, G8 w# H; j今天发现别人的板子上有个很新奇的设计，FPGA外接了5个FLASH（不是配置程序用吗，板子背面有个单独的配置flash），不知道这么设计的意图是什么，有懂的朋友可以分享讨论下。FPGA型号是spatran6，flash型号25q128jvsq（QSPI接口）

Gary1001

可能四个是功能性的，反正fpga里面的逻辑可以自己编辑

cwfang2013

这个板子是仿的官方的 USRP X310的板子。板子我只截图了一部分，spatran6对外接的是一个串口，对内接的是K7的FPGA。可以通过串口实现对K7芯片的远程更新。我理解的是程序先通过串口固化到spatran6外接的那几个FLASH里，然后启动的时候，K7通过spatran6再加载程序。这样估计很多人要问了，为什么不直接把串口连接到K7上，这样岂不是更方便。当时我也是这样想的，但是为了兼容官方的远程升级文件，而官方的远程升级文件里是不带串口这部分功能的（官方是通过万兆网升级的）。所以只能通过spatran6来实现这个功能。我就是不明白为啥要用5个串行的FLASH

myiccdream

cwfang2013 发表于 2024-8-5 08:58
这个板子是仿的官方的 USRP X310的板子。板子我只截图了一部分，spatran6对外接的是一个串口，对内接的是K7 ...

既然是猜想，那就随意发挥，
你提到了这里面由一个spatran6， 一个K7 ， 这2个人家一人挂2个Flash 可以吧？
另外，单板的IP，其他的各种参数文件这些不能因为你升级就擦掉吧，那在用一个flash 不就很合理
3 O) o- t" w. z7 d* X2+2+1 =5?
& _8 |" Y8 V/ |! d: m% r' u

cwfang2013

myiccdream 发表于 2024-8-5 11:04
既然是猜想，那就随意发挥，
你提到了这里面由一个spatran6， 一个K7 ， 这2个人家一人挂2个Flash 可以 ...

* e0 {5 q* e8 Q6 t7 p) M0 [$ r! F不是这样的，本身spatran6和K7都有自己单独的FLASH，这5个FLASH是额外接在spatran6上的，我只知道是用来远程升级K7的程序用的，至于为啥这样用，我没想明白。
# ?2 I" ~8 s9 c# s/ T$ {

超級狗

cwfang2013 发表于 2024-8-5 15:01
不是这样的，本身spatran6和K7都有自己单独的FLASH，这5个FLASH是额外接在spatran6上的，我 ...

1 I' E) I8 G+ f  H: u

• 一般的閃存不支援邊寫邊讀（執行），所以需要緩衝區（Buffer）把待更新的軟件先預存起來，等整顆閃存抹除後再逐一寫入。
• 軟件有多大、就需要有多大的緩衝區（Buffer），要接 5 顆閃存表示軟件的容量不小。
• 閃存為什麼不直接接 K7 上面？我猜為了讀寫速度，這 5 顆應該都是支援 QSPI 的 Serial Flash（你自己也說是 QSPI Serial Flash 沒錯），通常 MCU 或 CPU 上的 QSPI 接口只有一組，你得想辦法變成 5 組，才有辦法接 5 顆 QSPI Serial Flash。
• 或者說 K7 根本沒有 QSPI 接口，需要 FPGA 來擴展出 QSPI 接口。（AMD K7 沒有 QSPI 介面吧？）
• 僅為推測，如果你無法得知動作原理，大家就只能猜。但你若得知動作原理，自然也不必來問我們了。早說過，這題是元宵節燈謎，你覺得誰掰得有道理，就信誰吧！
  

, L( N5 A; b& M: f& s9 `


- ~; _3 C" i- b' q% u2 U

超級狗

# w1 E; i* d- U) i
啊哈～原來都是人家提供的參考設計（Reference Design）！
1 B! ]. v5 H! r
How to use QSPI Flash on Kintex7

! k( j( m1 o$ U0 [3 M- a! W$ EHow to use QSPI Flash on Kintex7 (xilinx.com)
) B. K6 m# ?* U5 Y+ u! F" [
1 o) Q# W; m) C4 d9 z. T
* b- n& O0 m: f; ~$ K

cwfang2013

超級狗 发表于 2024-8-5 23:13

一般的閃存不支援邊寫邊讀（執行），所以需要緩衝區（Buffer）把待更新的軟件先預存起來，等整顆閃 ...

2 j, x5 X8 ^$ h狗版主说的没问题，这5个FLASH就是用来预存K7的逻辑。等K7工作的时候通过SPANTAN6 FPGA把5个FLASH里面的程序加载出来。这几个芯片之间的逻辑关系没问题，有个疑问点是SPANTAN6为什么不直接接一个并行的Flash，非要挂5个QSPI接口的FLASH

超級狗

cwfang2013 发表于 2024-8-6 16:24
狗版主说的没问题，这5个FLASH就是用来预存K7的逻辑。等K7工作的时候通过SPANTAN6 FPGA把5个FLASH里面的 ...

少了幾張關鍵的原理圖，但是方塊圖還是能參考。
; F  u2 ?6 s- V+ S1 _% T
& c0 v. n* Z7 e: R2 n


* w  D5 @3 o2 R: e' M7 \9 ~/ J

超級狗

AMD 自從收購 Xilinx 之後，兩種產品有 K7 這個代號。

• AMD Athlon 系列處理器代號是 K7。
• Xilinx Kintex-7 系列 FPGA 代號也叫 K7。
  0 r4 p5 F% R# Y* K) ~

% c' h! @0 ?8 D# `2 }8 u- E% K在還沒看到原理圖之前，我是被你弄得暈頭轉向。


! ?/ m3 ?& F' P
/ G0 O! @/ K- c
# u& }+ |0 J; m( y2 _$ y

超級狗

cwfang2013 发表于 2024-8-6 16:24
狗版主说的没问题，这5个FLASH就是用来预存K7的逻辑。等K7工作的时候通过SPANTAN6 FPGA把5个FLASH里面的 ...

( l- g% |* h; ]6 y( k1 K: r6 m6 {樓主：
5 l7 N6 L+ f5 T3 Q關於您的元宵節燈謎，我看了一晚的原理圖，似乎有那麼一點感覺了。

7 b+ C- q) `% o/ A您說這板子是仿 USRP X310 的設計，在沒有更多資訊的狀況下，我們就姑且當它和 USRP X310 的架構相同。

( v# D; `8 q! M( _$ z1 V5 Y系統架構分析
從方塊圖來看，系統似乎被設計為類 x86 PC 的架構。系統開機後，從 PCIe 硬碟（SSD）將軟件載入到 DRAM 中執行。為什麼要這樣做？這個問題和你的疑問，「為什麼閃存不直接掛到 Kintex-7 上？」有那麼點關係。而想要再多放一個 SSD 上去，則會受限於 PCIe PHY 的能力，也許它就只支援兩個插槽（Slot）系統都給用掉了。
6 w( Z8 P% m6 z
為什麼閃存不直接掛到 Kintex-7 上？
  a3 l1 N5 O! R8 U4 E

• QSPI Serial Flash Winbond 25Q128JVSQ 一顆的容量有 16MB，五顆構成的更新緩衝區（Buffer），總共有 16MB x 5 = 80MB。如果要用 Parallel Flash 你可以算一下，16 bit Data + 128MB 的定址線（Address）+ Read / Write + Chip Select 總共需要多少個 FPGA I/O。Kintex-7 已經沒剩下那麼多管腳讓你用了。
• 玩過 FPGA 的人都知道，高速訊號設計時最好都放在同一個或相鄰的 Bank，延遲（Delay）才能降到最低。Kintex-7 沒有多餘的 Bank 能用了，即便從各個 Bank 東拼西湊挪出足夠的管腳，也無法滿足前述延遲（Delay）的要求。
• 而 Kintex-7 內部還剩下多少的 Gate Count，讓我們能設計出這樣的電路，又是另一個問題。
• QSPI Controller 設計上所需要的訊號較少，耗用 FPGA 的 Gate Count 也相對少。在能擠進現有 Kintex-7 內部的前提下，可能是一個較好的折衷方案。
  

綜合上述小弟的豬腦推論，這可能就是您要的答案了！
0 \5 e3 l- R( t

twofoolish

版主厉害，分析得完美

cwfang2013

超級狗 发表于 2024-8-7 11:30
$ I9 M! V- M! `; q0 h8 f樓主：
* H4 F- J! S- d) W/ j3 I* i6 I關於您的元宵節燈謎，我看了一晚的原理圖，似乎有那麼一點感覺了。

版主，这两天忙着设计板子，没空看帖子。您的观点也是对的，但是实际用的时候不是这样用的。产品最终使用中，PCIE是没有用的，用的是万兆电口和X86主板通信，程序升级都是通过万兆网完成的。实际的X310原理图中关于PCIE PHY不是开源的，但是我通过我们FPGA程序里的引脚分配能看出来，PCIE PHY芯片占用了很多管脚，它是并行转串行的一个芯片。它的设计意图其实一直捉摸不透，K7 FPGA是自带PCIE核的，完全可以通过GX（高速接口）直接接PCIE，而不是并行转串行，省出来的IO完全够接把并行FLASH接在FPGA上。

超級狗

cwfang2013 发表于 2024-8-15 09:05
版主，这两天忙着设计板子，没空看帖子。您的观点也是对的，但是实际用的时候不是这样用的。产品最终使用 ...

/ ^6 G* Y3 M0 m4 d$ yPCIe PHY 的介面 8 bit 是送、收分開，這個我找了 NXP PCIe PHY PX1011B Datasheet 參考過。
1 h9 n' w, g( `

Dc2024012548a

看看