PCB布线浅规则

1571847427

  XMC走线要求：
   要求差分走线并队间等长，在走线空间富裕的情况下可输入差分与输出差分等长。
4 t% j" H5 ~# ]% Q- iPcie信号规范
% L0 [  t4 B  t- x+ s4 _& Y. @1 E  要求差分走线并队间等长
Cpci走线信号要求：
   CPCI_CBE0#, CPCI_CBE1#, CPCI_CBE2#, CPCI_CBE3#,
& K) a: m. {& L2 }, B9 ICPCI_DEVSEL#, CPCI_FRAME#,CPCI_GNT#,CPCI_IDSEL,CPCI_IRDY#,CPCI_PAR,CPCI_PERR#,CPCI_REQ64#,CPCI_REQ#,CPCI_SERR#,CPCI_STOP#,CPCI_TRDY#,CPCI_ACK64#, CPCI_AD[0..31]做等长设置，要求线长控制在1000mil内
Ddr2走线和地层铺铜规范：
(1)布线要求：
9 T  Z+ _0 u0 vDdr时钟：要求差分布线，必须精确匹配差分对走线误差，允许在±5mil以内。时钟信号走在中间层，与其他信号不同层，或者间距较大。
) {% w  k' u' H' Z: a6 ^, ~Ddr地址、片选及其他控制信号：线宽5mil，内部线距15mil，外部间距20mil，应走菊花链状拓扑，可比ddrclk线长1000-2500mil，绝对不能短。
, J3 d' N5 e! tDdr数据线，ddrdqs，ddrdm线：线宽5mil，内部间距15mil，外部20mil，最好同层布线。数据线与时钟线的线长差控制在±20mil内。
: V; ]9 a/ u- l$ M(2)ddr区域gnd铺铜要求：ddr数据信号上下区域用gnd包裹，ddr时钟信号上下gnd包裹，两边用gnd线包裹。
+ Y8 P/ G% W) O: J2 Y(3)第一组为dq数据线，dqs差分两对，clk-ddr时钟信号。并保持等长。
第二组为ddr地址、片选及其他控制信号长度比ddrclk线长1000-2500mil

9 V" r+ ~* r, j一点很浅的布线要求而已。

Jonson_geng

學習下下

Sisic

谢谢分享心得　学习了

zhengying2965

学习了，多谢分享。

pengjianhui

感觉不够详细