本帖最后由 criterion 于 2015-3-11 01:42 编辑 ) T0 V: e( X4 P2 {8 b' A! S
2 y% z5 G; l& n+ y! F- y# ]
分几点来讨论好了
' G9 L$ R4 X3 W& K/ I
. ^8 r3 u' `) s1 \6 L( x9 n& H
7 X2 `4 f! N% A) A I: K7 w 『使输入远离输出』
, c1 N' g- Y& A, c, |% h: Y
- }3 k3 _" h1 {( h2 W- B+ P6 A. a % p% Y( w: G& f! ~
不管是PA 还是LNA 肯定都是输出功率 大于输入功率 如果输出走线离输入走线太近 很可能强大的输出讯号 会因耦合 灌入到PA或LNA 那么就会饱和 产生非线性效应 以及Gain的下降 那么Tx或Rx性能就会劣化 至于自激的话 这要请高人来解释
9 X5 H: U# {7 a1 P3 D# A2 ]/ L `8 l4 x# |" ]+ C- k+ b( ~
7 ]9 D7 n. o: `- f
『尽可能将RF线走在表层上。』: @* L, Y; W/ \2 y; L4 V- a+ t8 g
/ a& s8 y4 o( k3 S
表层走线具有许多优点 1. 可有最短距离 减少损耗 2. 相较于内层走线 阻抗控制较容易做到50奥姆 哪种迭层都一样 3. 避免阻抗因Via的寄生效应而偏离 4. 同样50奥姆要求 同样都是以邻层为参考地 表层走线的线宽较宽 损耗较小 唯一的致命伤 就是容易受干扰 (RX讯号) 以及容易去干扰别人(TX讯号) 所以表层走线不宜过长 (过长就失去其可拥有最短路径的优势了) 一般会用到内层走线 一般都是考虑到屏蔽 以及表层没空间走线 或是走表层线会拉得过长 就会走内层 0 u9 w. x, l% J! {
$ }; q( N0 A5 ^$ a5 ^/ a: B
5 n& b1 r" y/ _. M# _
『过孔尺寸减到最小不仅可以减少路径电感』 # u+ b8 H- h# `
这个讲法有点怪! , t2 c% j3 F+ Y) w7 N; J
5 G2 P7 ]8 K1 R( Z: k
( l) ?( }+ P6 z
h是Via长度，D1是Pad半径,
; o/ Q% B$ i0 r! Z, o 由上式我们发现寄生电感也与Pad半径有关， 半径越小，其寄生电感应该是越大，而非越小, 5 r$ z: ~! V# ^/ B0 j O; ]6 z
而且过孔越小, 表示制程越精密, 那么成本就越贵 另外 其实真正影响过孔寄生电感的, 是其长度 尺寸影响不大 长度越大，其寄生电感越严重。而越厚的板材，等于h越大，当然其寄生电感也越严重。 会随尺寸缩减而减小的, 应该是过孔的寄生电容 如下式跟下图 : ; {: R% F# |' R
; f! x# X& S3 h6 X T是板材厚度，D1是Pad半径，D2是Anti-pad半径。 由上式可知，影响寄生电容的主要参数为Pad半径。 若只探讨D1与寄生电容的关系，可得出下面曲线 : 0 I ?7 h8 F; ]7 B' j
( X% F* w2 a1 M; A" N3 |) W4 j
当然由上式也知 若板子越厚 其寄生电容越大 所以我们得到过孔的三结论 : 1. 尺寸越小 其寄生电感反而越大 2. 真正影响寄生电感的 是长度 3. 随尺寸缩减而减小的, 是寄生电容 4. 真正影响寄生电容的 是尺寸 5. 板子越薄 其寄生电感跟寄生电容都会较小
& S2 {' B9 N8 S/ F j# r2 X6 M( ^1 Y3 `
# {+ x& K. }# p# j5 q: @3 L2 G% k& D9 S! j
『尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来』. [ U. q: W8 T: ~
+ f8 B4 D6 x, v4 b" ~8 n; Y; T! K
这很明显了 就是避免强大的TX 干扰微弱的RX 尤其是像WCDMA这种TX跟RX会同时运作的 会有TX Leakage 亦即其TX讯号 透过Duplexer 灌入到LNA 使其饱和 6 D d G8 L& f" {8 P1 h
- U! _9 @; i: G. `
所以Duplexer本身的Isolation,以及Layout就很重要 但即便Duplexer本身的Isolation很好 其Layout也有很好的隔绝
1 @* R8 p9 i8 d3 s1 z- C
但若其TX走线与RX走线靠太近 其强大的TX讯号 一样会透过耦合 灌入LNA 使其饱和 进而劣化RX性能
9 b9 ~2 k8 |7 [ H! B+ S# s
8 ]( K; o1 ^ X: \1 h0 j( W' S& r- ^8 W: S( Z9 z: E% j
『确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。』
: \; o G7 n3 G( m- C/ M$ p6 z7 a- L
要有一整块地是对的 但没过孔是错的 一般PA的Layout如下 : # [2 d; z1 a: N0 y" j
- m" }: z/ {1 D
一整块地 当然有助于散热 但表层的地 因为要放组件之故 所以会零零碎碎 完整程度 肯定是不如Main GND
/ W5 V! }; U7 b. j/ X; X) ?) d& w
; w3 K7 ?# z! D% H
因此需要透过GND Via 把热导到Main GND 若没打GND Via 那么热会积在表层GND 散热差 其RF性能就劣化 另外 不只是要GND Via跟Main GND 其下方第二层 同样也要有GND 当你下层有地的时候， PA散发的热，可以透过GND Via导到下层地，先把热散掉一部分，其余再散到Main GND。
1 C* q+ U3 A% v$ E# F' v4 g
但是，如果下层不铺地 $ {; Q" Q3 y c9 x. O" N; K. \
我们由下图的公式可知，电阻跟导线长度成正比，
/ B" @; i+ e: }. M H- j而我们又知道 Layer 1 => Main GND的GND Via长度 肯定是比 Layer 1 => Layer 2的GND Via长度 还要来的长 这意味着，如果你光靠Main GND来散热，那么GND Via的电阻会变大， (因为长度较长) 电阻越大，热就越不易传递。换言之，当你下层有铺地， 热可以轻易透过GND Via传导过去(因为距离短 电阻小)。 但下层不铺地， 那么热就不易透过GND Via传导过去(因为距离长 电阻大)。 此时散热效果就大打折扣，最糟情况是热都传不过去Main GND，全都积在PA下方。 而GND Via的数目也很重要 当然是越多越好 因为Via有其内阻 而依据电阻并联公式， ; l' v7 L" M+ @
) Q5 | m1 d/ K/ j* N/ W. V
R是越并联越小 GND Via数目越多 亦即其整体GND Via的阻抗越低 那么热就越能传过去 导热效果越好 $ y$ _9 }) w7 d% D5 Q$ r# k$ z6 |: ^
4 }) G5 j [1 h s
3 D Z! J' f' n8 g3 e『芯片和电源去耦同样也极为重要。』9 q2 J4 r3 P& A1 [7 L2 W
3 R0 u3 b* J3 j3 d0 H8 _
: y! {: y' Q- l7 M) h 由下图可知，摆放稳压电容，确实可减少电源的涟波。 9 K3 H/ z9 z# {" i6 A; n" R3 |( |9 Q9 D
7 _6 R& g) ~* {; b% \- L" N
8 w) @1 b+ N, A, k% p
而稳压电容的摆放位置 也会影响其稳压效果 以GSM为例, 因为GSM为分时多任务机制，其讯号为Burst形式， 故其PA会一直On/Off不停地切换，导致其PA电源端，会有瞬时电流。
; g$ C! x5 \ m 若稳压电容够靠近IC， 如此一来，即便有瞬时电流，也能在进入IC前流到GND， 若离IC太远，则瞬时电流便可能直接进入IC。
. G! M2 i: V/ N: X* R- m3 l$ y+ \: F% k: _7 t
( B! ^/ f% N; x+ o% I
8 U$ `/ G0 R; t4 T, q; c而这点对于PA更为重要，除了可避免PA电源本身的瞬时电流，透过其它路径，再进入PA本身， 以及避免外来瞬时电流进入PA， 更重要的是，因为PA电源是瞬时电流来源之一， 因此若在靠近PA的VBAT/Vcc处，摆放稳压电容，可使瞬时电流从PA电源端流出时，便立刻流到GND， 而不会透过其它路径，去干扰收发器或PMIC，甚至是PA本身，如下图。 4 T4 F1 r( c1 a
- n; V; q ?5 u
0 s% x3 V8 X' S ~4 R. d V' s因此以SKYWORKS的SKY77318为例，其VBATPin脚位，一出来需先加稳压及旁路电容， 否则会将瞬时电流，流入自身的Pin2/Pin6。
0 }0 U5 s) O: @1 l6 a8 l
0 q/ G e: F8 w4 g
) W% ?, [) ^0 y# v: k% n" C2 p而落地电容除了如前述，须尽可能靠近IC外， 其GND Pad和IC的GND Pad需个别直接下到Main GND， 而非在表层共享Via，如此方可拥有较佳的稳压与滤波效果。
* g2 N- e k+ Z4 h9 t5 i2 `$ ~& t' P; S: J
. J$ g" h, d `
『应使RF线路远离模拟线路和一些很关键的数字信号』 % J; S' ^# A+ M' y" G
这没啥好说了 高速讯号若靠近RF讯号 其高速噪声会影响其性能 尤其是RX 灵敏度会下降 而RF走线与电源线之间，要保持一定的间距， 否则RF走线会被电源线强大的电流所干扰。 除此之外，RF走线也会干扰电源线，因为虽然在频域上，RF讯号与电源相差甚远，
5 Z5 m. b q V/ w' `) Z6 p) f3 k& D8 V
但以时域的波形而言，其RF讯号会载在电源输出的波形上， 导致其波形上会有高频噪声，因此RF走线与电源线之间要互相远离。 4 {$ i1 G; T8 G- u( x# b
7 R. b. O* T, M7 Z
# \$ S' w ]6 ~6 F" _
『进入金属屏蔽罩的数字信号线应该尽可能走内层』
* f: k' b& J' L( H _3 j+ g9 i* s! T
- w+ M7 [8 I# e/ S/ ~如前述 内层走线的优点是屏蔽效果好 你如果害怕高速讯号走表层 其产生的共模辐射 干扰到天线 影响接收讯号 那就靠内层来屏蔽
1 ?% k5 ~' z5 c# k& i" S+ Y! c
0 L6 ~- S& F, ], W) {, c: y6 x7 F『电感不要并行靠在一起，』% \- o& }% W0 R) t. F- g% `( ^
$ I, X! J5 d8 W7 j" E- A+ N! I* o
靠在一起怕会有互感 以致于阻抗偏离 而SAW Filter输入与输出的电感组件，也不宜平行摆放过近， 否则会因互感而影响Out-of-band噪声的抑制能力， 若真的因为Layout空间限制，不得已需靠近，至少要正交摆放，才能使互感量降到最低。 / n! ?4 _8 ? g; p$ J+ z( b6 ?
7 U' C2 W! w5 | K7 T+ g
" W9 K) _, N- e, x
8 J- Z, F( M/ o) q) V 3 W$ d/ u( z4 Q8 Z
而差分走线的间距越小，则抗干扰能力越好， 但若上述L1306与L1310太靠近，则可能引起互感，导致电感值有所偏差，进而影响抗干扰能力。 因此差分走线的串联电感，最好使用多层式电感，不要使用绕线式电感，这样可使互感量降到最低。
' x! ^6 C* m& b* V& v, C+ u& [$ X( S' [7 P/ V" ~
『通常每个芯片都需要采用高达四个电容』
& ^8 ?! h9 X3 x% c: }7 m7 _; f7 w
! ~; w# b2 ?. B- e 如果单颗电容的涟波电流耐受度不够，则需并联多颗电容， 其并联数目，依单颗电容的涟波电流耐受度而异，如下图， 若单颗电容的涟波电流耐受度为1A，则需并联6颗，方可承受6A的涟波电流。 但若单颗电容的涟波电流耐受度为2A，则6A的涟波电流，其所需电容数量，可缩减为3颗。 . _) |% ~( k, N" D
9 Y" F9 J7 R; j4 C4 N& c* ~
% |2 k2 T0 c: G6 G而并联多颗电容的作法，除了可提升整体电容的涟波电流耐受度， 亦可进一步加大Insertion Loss，来提高稳压及滤波能力。
% `! Y* Z- V; f- w0 w9 i
! B% M& ~0 Q _6 v5 ]$ m* @5 Y. d0 }: ~) `( e% |
电容的内部电极层，可看成电阻， 并联越多电容，等同于越多电阻并联，则整体ESR就越低， 并联n颗，则ESR便降低n倍，其公式如下 :
: I) w$ x. D5 Z% A" R$ j& j
( M" |$ l9 E1 c$ L) y% N h7 x
虽然若并联n颗电容，则整体电容值会加大n倍，理论上其SRF会往低频方向移动， 然而因为其ESL也缩减n倍，而由SRF公式计算 : 0 X! {& Y5 F2 L* f: q9 ?4 c1 Y
6 X- t- j$ _) i5 |) e- i
5 P% f5 I4 D3 V* a) N9 z因此其SRF并不会改变。
- p% T! ~% S& w, b! z# p! B8 s但是，若设计的电路，其信号变化很快，则表示其噪声的频率范围也越广， 这意味着需要并联大量的同值电容， 但该作法会造成空间及成本上的极大浪费， 此时需使用不同容值的组合，来拓展稳压及滤波的频率范围。 2 t% F2 o4 n- `
+ T7 v+ `+ }6 {- ~, r; x8 D6 T3 ~4 E
上图是33pF与7pF并联的结果，若以-10 dB为基准， 可看出其带宽范围，皆比单颗33pF或单颗7pF来得大， 其绿色箭头即并联后的频率拓展范围。
$ M4 |- E t) N4 z7 e" b$ @4 i
) p6 G/ X4 C( z ]1 N: s- ]然而该方式有个该注意的地方，就是反谐振， 1 s: P3 P N: }5 C" w Q! B
; e$ T. _( \9 I5 J# }0 f* h8 p9 y3 a5 t3 e! w1 Q7 w5 n: i- O- B
由上图可知，C1的电感性区域，与C2的电容性区域，会有个交叉点的频率， 该交叉点正好会产生并联谐振，使阻抗升大，故该频率点称之为反谐振。 而前述已知，落地电容的阻抗越大，则流到GND的噪声就越少， 这意味着反谐振频率点的抑制噪声能力，会大幅下降。
/ m. V2 H0 Q3 v% ?. r# `& }: \! j/ j, M: C1 M$ D6 l8 `" r _$ W
" }9 S: q9 K" Q, O- z* E& t% E% O& o因此并联不同容值的电容时，其电容值差距不宜过大， 因为由前述知，SRF与电容值有关，若电容值相差过大，则反谐振频率点也离C1与C2个别的SRF越远， 而离SRF越远，则Insertion Loss就越小， 因此并联不同容值的电容时，其电容值差距最好不要超过10倍， 如此一来，即便有反谐振，其Insertion Loss也不至于过小， 亦即其反谐振频率点，仍有一定的滤波能力。
" \8 Y0 y: x- H2 g' z4 L) `! O) ~+ P) D* M" E) _3 Q$ {# q1 G
9 c5 z! c0 p' E, m" ]* x2 m
然而最重要的，仍是电容的ESR， 由上图可知，虽然在1305MHz处，会有反谐振， 但因为其33pF与30pF的ESR都够小，所以反谐振频率点的Insertion Loss，都还有37 dB。 而如下图，虽然两个同值33pF电容并联，没有反谐振问题， 但因为其ESR不够大，以至于其SRF的Insertion Loss，也才28 dB，仍小于上图反谐振频率点的37 dB， 因此虽然电容值的差异，会产生反谐振，但真正决定抑制噪声能力的，仍是电容本身的ESR。
* d6 j$ M7 V3 I" {+ F4 M# d
0 S9 I) p. y3 i8 r, z5 }
. Z& M$ d) @5 @+ L& T而过了SRF后，则电容会变电感，这使得抑制噪声，以及稳压的能力会下降， 因此需确保噪声频率位于SRF左边。 但由下图可知，同样2000MHz的噪声，虽然分别位于33pF电容之SRF右边，以及3pF电容之SRF左边， 但33pF电容的Insertion Loss，比3pF电容的大上许多，因此相较于SRF，低的 ESR 值更为重要， 因为低的 ESR，可以提供更佳的稳压与抑制噪声能力， 这样即便噪声频率，座落在落地电容之电感性区域，但仍可保有足够的稳压与抑制噪声能力。
6 G& \+ P/ e: o m9 h+ Q) X" E% |8 s
' J$ R1 z% w8 F6 k) W『为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层』
/ b8 b4 t% T4 E2 j) X6 S! f+ p0 y/ x, m) d$ `! i# g2 D
) p4 ]5 I1 V; G' G ?
: \: @ V9 l/ h) \: F Z5 u5 r' t0 @' I- W/ j& S
如上图 前面已说过 Via数越多 其等效阻抗越小 根据V = IR的公式 R越小 当然IR Drop就越小 除此之外 电元走线的长度也不宜过长 线宽不宜过细 因为这都会让IR Drop加大
* R# g5 I% B+ b8 T) t
5 V3 i/ E' u4 F* D
/ U5 M: a& K3 n
; r" J9 ^* I. l
7 w, r1 N- [; m! r- \) {- z; J% V
% {! `* c/ Z& A
5 _! l. a# J: c) h% e
6 N0 w6 x3 H( _7 w: j | 
[复制链接]
/1 
发表于 2012-7-5 18:05
收藏
淘帖
支持！
反对！
发表于 2015-3-11 01:36
楼主