本帖最后由 criterion 于 2015-3-11 01:42 编辑
, D* t0 }$ ?: z W7 y! t& i
- X, K( O& e) I8 q/ q分几点来讨论好了
# O8 _) f0 Z% y( n" d' J8 G+ j* k Q9 o. ?( @. V
! K" y- n0 v& K; A 『使输入远离输出』
$ \' W1 T& Y4 |# Z
|1 g. [( L f
! o4 E4 I7 s. ?+ K; ], y6 U1 x1 ?
不管是PA 还是LNA 肯定都是输出功率 大于输入功率 如果输出走线离输入走线太近 很可能强大的输出讯号 会因耦合 灌入到PA或LNA 那么就会饱和 产生非线性效应 以及Gain的下降 那么Tx或Rx性能就会劣化 至于自激的话 这要请高人来解释 $ g& p. o" r7 V8 o/ E' p6 ~
$ p% O4 ?0 b: A% X+ Q" U7 z9 ^% C% s# J5 f- S; y. A( H
『尽可能将RF线走在表层上。』0 [( _) v" B) n0 O# r- k, V# E
, \) N9 T e6 i2 |: o3 t% v
表层走线具有许多优点 1. 可有最短距离 减少损耗 2. 相较于内层走线 阻抗控制较容易做到50奥姆 哪种迭层都一样 3. 避免阻抗因Via的寄生效应而偏离 4. 同样50奥姆要求 同样都是以邻层为参考地 表层走线的线宽较宽 损耗较小 唯一的致命伤 就是容易受干扰 (RX讯号) 以及容易去干扰别人(TX讯号) 所以表层走线不宜过长 (过长就失去其可拥有最短路径的优势了) 一般会用到内层走线 一般都是考虑到屏蔽 以及表层没空间走线 或是走表层线会拉得过长 就会走内层
" Q" L. R. q/ z$ |. t: C
2 D+ D! r: r1 i- F" L( E% G8 e! {4 N) n( x2 D/ c7 k
『过孔尺寸减到最小不仅可以减少路径电感』
0 m- c4 H: ^+ T% \! B' Z这个讲法有点怪!
; {* _& t. \5 P; q4 F% {6 `
/ p; Y* o+ b E# u1 K% u
% z! C+ K. ]9 ~ h是Via长度，D1是Pad半径, ' ]" _& Q/ Z e5 w3 R0 K$ z0 i1 v
由上式我们发现寄生电感也与Pad半径有关， 半径越小，其寄生电感应该是越大，而非越小,
4 L2 H) e- [) b! r" V 而且过孔越小, 表示制程越精密, 那么成本就越贵 另外 其实真正影响过孔寄生电感的, 是其长度 尺寸影响不大 长度越大，其寄生电感越严重。而越厚的板材，等于h越大，当然其寄生电感也越严重。 会随尺寸缩减而减小的, 应该是过孔的寄生电容 如下式跟下图 :
% F- l, ]& D! Y6 x$ m, ?
, U# N$ s3 e5 Y0 ]& w2 H$ Q T是板材厚度，D1是Pad半径，D2是Anti-pad半径。 由上式可知，影响寄生电容的主要参数为Pad半径。 若只探讨D1与寄生电容的关系，可得出下面曲线 : ) e( g$ R1 o$ l* u2 m! l
D2 d+ _8 N+ D+ i% y
当然由上式也知 若板子越厚 其寄生电容越大 所以我们得到过孔的三结论 : 1. 尺寸越小 其寄生电感反而越大 2. 真正影响寄生电感的 是长度 3. 随尺寸缩减而减小的, 是寄生电容 4. 真正影响寄生电容的 是尺寸 5. 板子越薄 其寄生电感跟寄生电容都会较小
! T9 {9 D8 G" y( C* X# y2 l. \$ i2 ^ q
% ] o$ d7 C6 U( m
『尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来』
2 c d9 B) ]9 u2 D; M" l$ S. E, {1 C: V6 n8 R7 Q% B
这很明显了 就是避免强大的TX 干扰微弱的RX 尤其是像WCDMA这种TX跟RX会同时运作的 会有TX Leakage 亦即其TX讯号 透过Duplexer 灌入到LNA 使其饱和 3 h2 g' j% Q9 W; s3 v
, v+ }7 u0 _/ k" h+ {. K2 K
所以Duplexer本身的Isolation,以及Layout就很重要 但即便Duplexer本身的Isolation很好 其Layout也有很好的隔绝 ! ~- Z) N5 K0 N
但若其TX走线与RX走线靠太近 其强大的TX讯号 一样会透过耦合 灌入LNA 使其饱和 进而劣化RX性能
" ^' ^- U N: T/ h8 g' [
9 z9 c. C2 p2 g4 t
% s, @; I8 v, f
『确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。』" \6 u4 K& l$ Y6 d
! d6 b0 r3 X+ ]
要有一整块地是对的 但没过孔是错的 一般PA的Layout如下 : & A9 x* u- {8 M* G* f) g3 x$ j
- S# ?) s- T8 ~: f) T) ^, t
一整块地 当然有助于散热 但表层的地 因为要放组件之故 所以会零零碎碎 完整程度 肯定是不如Main GND
! D) z9 e% C- q" n5 c; {3 |9 o
7 W, a3 t }' `0 |' [1 r
因此需要透过GND Via 把热导到Main GND 若没打GND Via 那么热会积在表层GND 散热差 其RF性能就劣化 另外 不只是要GND Via跟Main GND 其下方第二层 同样也要有GND 当你下层有地的时候， PA散发的热，可以透过GND Via导到下层地，先把热散掉一部分，其余再散到Main GND。 , W8 D6 l& d" Q$ e6 {
但是，如果下层不铺地
1 {% x" N2 S; H$ K& e1 Y( L. _$ A) T
我们由下图的公式可知，电阻跟导线长度成正比， 9 N% e7 e8 y6 d3 ]7 g
而我们又知道 Layer 1 => Main GND的GND Via长度 肯定是比 Layer 1 => Layer 2的GND Via长度 还要来的长 这意味着，如果你光靠Main GND来散热，那么GND Via的电阻会变大， (因为长度较长) 电阻越大，热就越不易传递。换言之，当你下层有铺地， 热可以轻易透过GND Via传导过去(因为距离短 电阻小)。 但下层不铺地， 那么热就不易透过GND Via传导过去(因为距离长 电阻大)。 此时散热效果就大打折扣，最糟情况是热都传不过去Main GND，全都积在PA下方。 而GND Via的数目也很重要 当然是越多越好 因为Via有其内阻 而依据电阻并联公式，
6 |0 m/ V# E. C. u% J4 Q$ [* o' Y% i6 w" h4 n7 ]
R是越并联越小 GND Via数目越多 亦即其整体GND Via的阻抗越低 那么热就越能传过去 导热效果越好
. t1 U; ^5 p! q+ ~ J
& p% u. l; U6 l1 J" L9 E; L3 H d3 p
『芯片和电源去耦同样也极为重要。』7 e b5 g; |/ N
/ G# K. K, B" h. z
3 `% l' t- r$ P% I4 m; D% A9 r 由下图可知，摆放稳压电容，确实可减少电源的涟波。
% V7 d* h7 b2 U' s$ m. }- R3 Y% |6 I7 R
; i* G" C6 O; Q' A. l
, U' e, F0 w2 P; t0 M9 q而稳压电容的摆放位置 也会影响其稳压效果 以GSM为例, 因为GSM为分时多任务机制，其讯号为Burst形式， 故其PA会一直On/Off不停地切换，导致其PA电源端，会有瞬时电流。
8 C- T. z" \6 ]% ~ 若稳压电容够靠近IC， 如此一来，即便有瞬时电流，也能在进入IC前流到GND， 若离IC太远，则瞬时电流便可能直接进入IC。 4 d3 K8 u" s+ ^/ X/ T9 r _& ] C( I2 e
' }( s+ o9 }. y' T3 P
; \2 G! |6 Q; B9 }" _1 ]
5 o1 w* x# y1 |而这点对于PA更为重要，除了可避免PA电源本身的瞬时电流，透过其它路径，再进入PA本身， 以及避免外来瞬时电流进入PA， 更重要的是，因为PA电源是瞬时电流来源之一， 因此若在靠近PA的VBAT/Vcc处，摆放稳压电容，可使瞬时电流从PA电源端流出时，便立刻流到GND， 而不会透过其它路径，去干扰收发器或PMIC，甚至是PA本身，如下图。 & N) b% V2 P. {1 z
$ Y+ y* B7 Y3 u5 t
* W0 T6 X3 _& ?# `% `2 Q0 n因此以SKYWORKS的SKY77318为例，其VBATPin脚位，一出来需先加稳压及旁路电容， 否则会将瞬时电流，流入自身的Pin2/Pin6。 * `% e. v" m3 Q' g7 c1 B- @
: d$ R5 S( C0 B$ |7 U
1 t( d% X7 H) D4 y& y; M. ]. ?2 A- w而落地电容除了如前述，须尽可能靠近IC外， 其GND Pad和IC的GND Pad需个别直接下到Main GND， 而非在表层共享Via，如此方可拥有较佳的稳压与滤波效果。
- K7 Z ^9 U' ?: G- i1 ~' ?1 R
: A, d8 i# p9 T6 t1 K; ?
『应使RF线路远离模拟线路和一些很关键的数字信号』
0 [ C" o" `/ o7 U" c+ {这没啥好说了 高速讯号若靠近RF讯号 其高速噪声会影响其性能
尤其是RX 灵敏度会下降 而RF走线与电源线之间，要保持一定的间距， 否则RF走线会被电源线强大的电流所干扰。 除此之外，RF走线也会干扰电源线，因为虽然在频域上，RF讯号与电源相差甚远， 0 W# d& N/ Y6 B2 O# F
- U @0 J+ Z$ V$ Z0 x( l; V8 O
但以时域的波形而言，其RF讯号会载在电源输出的波形上， 导致其波形上会有高频噪声，因此RF走线与电源线之间要互相远离。
$ P/ R4 O# \; o" a* A7 D6 o4 L9 ] o8 x: P! U5 O1 v% J
4 S3 m+ f0 B1 ^" D, [
『进入金属屏蔽罩的数字信号线应该尽可能走内层』
7 R. Q0 c, p8 u+ m! Q8 ]: z& T' @+ \# ?' f- D' A% D$ _' a
$ h3 b. u* ?( W2 E, p2 z. }
如前述 内层走线的优点是屏蔽效果好 你如果害怕高速讯号走表层 其产生的共模辐射 干扰到天线 影响接收讯号 那就靠内层来屏蔽 * @2 h" E r# Q+ c* `9 |) Q+ h" j
- W4 B o2 K6 R* `『电感不要并行靠在一起，』
4 c( v6 C, U' d0 j* p9 e
% h8 Y, b0 R' s) x- Y 靠在一起怕会有互感 以致于阻抗偏离 而SAW Filter输入与输出的电感组件，也不宜平行摆放过近， 否则会因互感而影响Out-of-band噪声的抑制能力， 若真的因为Layout空间限制，不得已需靠近，至少要正交摆放，才能使互感量降到最低。
0 M! q% @+ O$ s0 k2 t% K
% C: f. {% ?5 B; { n2 n2 Z# P. ~) ], X7 x! r
- O1 @! n) ?* b9 R
* `$ t+ n2 C8 P9 G& I
而差分走线的间距越小，则抗干扰能力越好， 但若上述L1306与L1310太靠近，则可能引起互感，导致电感值有所偏差，进而影响抗干扰能力。 因此差分走线的串联电感，最好使用多层式电感，不要使用绕线式电感，这样可使互感量降到最低。
! w1 f6 ~ T% I1 X& ?% W5 _5 m% Q( U6 j
『通常每个芯片都需要采用高达四个电容』' m/ B2 Y. \; ]
8 t1 k- j* g/ g" T7 L" n 如果单颗电容的涟波电流耐受度不够，则需并联多颗电容， 其并联数目，依单颗电容的涟波电流耐受度而异，如下图， 若单颗电容的涟波电流耐受度为1A，则需并联6颗，方可承受6A的涟波电流。 但若单颗电容的涟波电流耐受度为2A，则6A的涟波电流，其所需电容数量，可缩减为3颗。
$ ~+ d. M6 J5 u( ~3 U: ~8 f2 x9 `/ z# Z* Y- h5 K) n; F' q/ O
9 C# e* B, g) _9 ]) h而并联多颗电容的作法，除了可提升整体电容的涟波电流耐受度， 亦可进一步加大Insertion Loss，来提高稳压及滤波能力。
% o) K) F9 W/ K% `: K
% k/ I$ v" R. t% P% h7 V" W$ d" D1 z( K& B$ e6 K9 S
电容的内部电极层，可看成电阻， 并联越多电容，等同于越多电阻并联，则整体ESR就越低， 并联n颗，则ESR便降低n倍，其公式如下 :
( L( |3 C" ?4 {
- ?: e* W- v, E/ I* e8 n) B. \" K& x1 _% w+ o" S" U2 V) B& w
虽然若并联n颗电容，则整体电容值会加大n倍，理论上其SRF会往低频方向移动， 然而因为其ESL也缩减n倍，而由SRF公式计算 :
4 c. ]* V/ \, F) {( C. ~- p6 |6 J y$ c' A
0 G# n/ i: C- [5 P' W
因此其SRF并不会改变。 - l' T6 I" C" {. x. v; G8 K
但是，若设计的电路，其信号变化很快，则表示其噪声的频率范围也越广， 这意味着需要并联大量的同值电容， 但该作法会造成空间及成本上的极大浪费， 此时需使用不同容值的组合，来拓展稳压及滤波的频率范围。 5 w: |8 }- u0 ?* O
, P* q4 B% _3 Z6 M+ A
: x. {# F# ?' L8 [; o+ Q上图是33pF与7pF并联的结果，若以-10 dB为基准， 可看出其带宽范围，皆比单颗33pF或单颗7pF来得大， 其绿色箭头即并联后的频率拓展范围。
$ u9 f' q! F6 @/ s* n/ M3 ?# `
+ k0 x' q- n0 u( y然而该方式有个该注意的地方，就是反谐振，
. f8 K/ K: H# @) X: X q/ n
" Z: h: ?) D5 U! o; O# i- _& w/ n2 s* a( |
由上图可知，C1的电感性区域，与C2的电容性区域，会有个交叉点的频率， 该交叉点正好会产生并联谐振，使阻抗升大，故该频率点称之为反谐振。 而前述已知，落地电容的阻抗越大，则流到GND的噪声就越少， 这意味着反谐振频率点的抑制噪声能力，会大幅下降。 ) d2 d( A( E( ~- s
% m3 e; J$ e: O
; u p6 B2 y9 k* ?# U% z
因此并联不同容值的电容时，其电容值差距不宜过大， 因为由前述知，SRF与电容值有关，若电容值相差过大，则反谐振频率点也离C1与C2个别的SRF越远， 而离SRF越远，则Insertion Loss就越小， 因此并联不同容值的电容时，其电容值差距最好不要超过10倍， 如此一来，即便有反谐振，其Insertion Loss也不至于过小， 亦即其反谐振频率点，仍有一定的滤波能力。 8 M( {, g9 Z: e9 _% j
1 s {5 l# M" `: E8 k- P; Y% v$ V
+ l' l! t4 T6 w+ `3 g. D然而最重要的，仍是电容的ESR， 由上图可知，虽然在1305MHz处，会有反谐振， 但因为其33pF与30pF的ESR都够小，所以反谐振频率点的Insertion Loss，都还有37 dB。 而如下图，虽然两个同值33pF电容并联，没有反谐振问题， 但因为其ESR不够大，以至于其SRF的Insertion Loss，也才28 dB，仍小于上图反谐振频率点的37 dB， 因此虽然电容值的差异，会产生反谐振，但真正决定抑制噪声能力的，仍是电容本身的ESR。 8 K5 f4 `( Y; b
' {5 d! ^! V. ]- Q
! n# u4 s) L7 j! Z( _& i而过了SRF后，则电容会变电感，这使得抑制噪声，以及稳压的能力会下降， 因此需确保噪声频率位于SRF左边。 但由下图可知，同样2000MHz的噪声，虽然分别位于33pF电容之SRF右边，以及3pF电容之SRF左边， 但33pF电容的Insertion Loss，比3pF电容的大上许多，因此相较于SRF，低的 ESR 值更为重要， 因为低的 ESR，可以提供更佳的稳压与抑制噪声能力， 这样即便噪声频率，座落在落地电容之电感性区域，但仍可保有足够的稳压与抑制噪声能力。 & q& a' u0 ~7 N6 q: r) ~3 H
0 f# {% w, |; I
! o, P+ t. p& g, T2 F『为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层』! X, D) ?9 I, B4 x& [4 @& {8 v
1 p3 h2 E# ^$ A1 A. C
1 c$ j& p8 T- _) C% m( K2 b8 `- X- {9 p% b4 N. b e8 E
, Z+ F* A4 z" c% B; D- s5 N如上图 前面已说过 Via数越多 其等效阻抗越小 根据V = IR的公式 R越小 当然IR Drop就越小 除此之外 电元走线的长度也不宜过长 线宽不宜过细 因为这都会让IR Drop加大 ( ?3 @. @& A# P1 y
8 ?; f m$ @+ Y" f! I: \& r; h2 A
* X, j8 N. O+ Y8 f6 z! p- ~
0 d1 Q! { B! N: m8 m1 ^9 Y$ x4 l4 F) @9 z( m
% ~5 a I0 [: `: i/ j& F. Z X L" b q2 W E3 ~9 k
| 
[复制链接]
/1 
发表于 2012-7-5 18:05
收藏
淘帖
支持！
反对！
发表于 2015-3-11 01:36
楼主