本帖最后由 criterion 于 2015-3-11 01:42 编辑 ' Q d- e8 J+ `$ }9 y
$ z2 l8 I: [7 g分几点来讨论好了 V6 W8 Q1 W5 A8 x. _% u! ]6 u9 S
7 C" \4 w# I. K, [% H+ t
, c$ l0 Z" n6 ^& K( a6 o2 d& r( N 『使输入远离输出』
" C8 u5 W6 h! G0 G; y k$ f* y1 N. X1 h
6 r8 U6 @/ ?( V+ y4 J- H! d1 ~: f* E
不管是PA 还是LNA 肯定都是输出功率 大于输入功率 如果输出走线离输入走线太近 很可能强大的输出讯号 会因耦合 灌入到PA或LNA 那么就会饱和 产生非线性效应 以及Gain的下降 那么Tx或Rx性能就会劣化 至于自激的话 这要请高人来解释
0 u' M: o# _ o* u& U: g% h, [$ a) B [3 B8 O! e
/ I" [! F7 g U' k! d8 o0 ~$ B6 v- R
『尽可能将RF线走在表层上。』, S( r; h5 C2 I, b2 h$ ?
, o0 L* i# o, |3 F- W/ t 表层走线具有许多优点 1. 可有最短距离 减少损耗 2. 相较于内层走线 阻抗控制较容易做到50奥姆 哪种迭层都一样 3. 避免阻抗因Via的寄生效应而偏离 4. 同样50奥姆要求 同样都是以邻层为参考地 表层走线的线宽较宽 损耗较小 唯一的致命伤 就是容易受干扰 (RX讯号) 以及容易去干扰别人(TX讯号) 所以表层走线不宜过长 (过长就失去其可拥有最短路径的优势了) 一般会用到内层走线 一般都是考虑到屏蔽 以及表层没空间走线 或是走表层线会拉得过长 就会走内层
+ a S8 R8 i9 X) J
( V+ j* A+ V6 [! d5 T: H9 y* _* g1 e
! [. M- \9 |+ k
『过孔尺寸减到最小不仅可以减少路径电感』
+ j# p& a, \- a( G6 g# Z+ ]这个讲法有点怪! 3 \; \1 P9 a6 M
1 d; Q8 B+ C9 p) s
\+ b" h3 e) W% w' W h是Via长度，D1是Pad半径, 2 s7 B9 M# W* s" K
由上式我们发现寄生电感也与Pad半径有关， 半径越小，其寄生电感应该是越大，而非越小, ; T2 I5 ~ @' |1 s# w
而且过孔越小, 表示制程越精密, 那么成本就越贵 另外 其实真正影响过孔寄生电感的, 是其长度 尺寸影响不大 长度越大，其寄生电感越严重。而越厚的板材，等于h越大，当然其寄生电感也越严重。 会随尺寸缩减而减小的, 应该是过孔的寄生电容 如下式跟下图 :
7 B, b" p/ F/ B) s, |3 S+ R: T; U0 }" j9 T* w
T是板材厚度，D1是Pad半径，D2是Anti-pad半径。 由上式可知，影响寄生电容的主要参数为Pad半径。 若只探讨D1与寄生电容的关系，可得出下面曲线 : 1 g( l$ n6 G$ ?; c. w2 ]
- c0 I/ ~) f) G8 ?4 }* @( D* F( X
当然由上式也知 若板子越厚 其寄生电容越大 所以我们得到过孔的三结论 : 1. 尺寸越小 其寄生电感反而越大 2. 真正影响寄生电感的 是长度 3. 随尺寸缩减而减小的, 是寄生电容 4. 真正影响寄生电容的 是尺寸 5. 板子越薄 其寄生电感跟寄生电容都会较小4 O4 |8 Q: b. I) k e/ A# K
9 n0 R' i& K4 G; N. c$ J' @9 o( c; e1 p5 o: M& z, b2 E3 ~
『尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来』
' ]" ^9 A6 b I5 {& c( }4 [
! E/ V C, a; L' u! ^/ ^5 M: c 这很明显了 就是避免强大的TX 干扰微弱的RX 尤其是像WCDMA这种TX跟RX会同时运作的 会有TX Leakage 亦即其TX讯号 透过Duplexer 灌入到LNA 使其饱和
- x @& ~5 b0 ]5 A% p
' D5 j% i4 Z: B2 ?, a5 s6 I
所以Duplexer本身的Isolation,以及Layout就很重要 但即便Duplexer本身的Isolation很好 其Layout也有很好的隔绝 5 e4 h- ` G. n1 F
但若其TX走线与RX走线靠太近 其强大的TX讯号 一样会透过耦合 灌入LNA 使其饱和 进而劣化RX性能
- G* }: w/ ^3 P" S: ]
a& x1 Y0 U- S: x# ]' h2 s
0 h. D k) v. ~1 g1 L 『确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。』3 I5 i0 J, l' x/ X! O3 g
/ ^" ? c) Y9 |1 l& X- l- } 要有一整块地是对的 但没过孔是错的 一般PA的Layout如下 :
% B% ^- P7 ^ i6 k4 o
" z) g w) [/ Y0 d) w
一整块地 当然有助于散热 但表层的地 因为要放组件之故 所以会零零碎碎 完整程度 肯定是不如Main GND + p/ |9 ?# b; O3 k* X' o) D( c' ~
9 o2 j5 {, L9 K1 y# D
因此需要透过GND Via 把热导到Main GND 若没打GND Via 那么热会积在表层GND 散热差 其RF性能就劣化 另外 不只是要GND Via跟Main GND 其下方第二层 同样也要有GND 当你下层有地的时候， PA散发的热，可以透过GND Via导到下层地，先把热散掉一部分，其余再散到Main GND。
6 L; q8 Z5 K3 S) v/ R& O+ ?' o
但是，如果下层不铺地
) z9 c; y9 \+ Z+ \
我们由下图的公式可知，电阻跟导线长度成正比，
, p# t8 M. ^$ g: r而我们又知道 Layer 1 => Main GND的GND Via长度 肯定是比 Layer 1 => Layer 2的GND Via长度 还要来的长 这意味着，如果你光靠Main GND来散热，那么GND Via的电阻会变大， (因为长度较长) 电阻越大，热就越不易传递。换言之，当你下层有铺地， 热可以轻易透过GND Via传导过去(因为距离短 电阻小)。 但下层不铺地， 那么热就不易透过GND Via传导过去(因为距离长 电阻大)。 此时散热效果就大打折扣，最糟情况是热都传不过去Main GND，全都积在PA下方。 而GND Via的数目也很重要 当然是越多越好 因为Via有其内阻 而依据电阻并联公式，
9 L% j, I% M& s/ Y* K3 H* g+ K @9 L9 X! @6 f
R是越并联越小 GND Via数目越多 亦即其整体GND Via的阻抗越低 那么热就越能传过去 导热效果越好
( E% T @: p+ s$ N1 b \4 A+ p0 H q# U6 y( a- `' y- G
3 l! r" q0 `" H' e5 K9 F( I0 t『芯片和电源去耦同样也极为重要。』
0 t4 p& ?9 W# B* _
3 O/ y. C3 Y( I- G! L- h2 y9 M6 _8 F% s) h3 {9 P" U7 z# P# W
由下图可知，摆放稳压电容，确实可减少电源的涟波。 1 b: p1 k2 ^2 r& A- \+ g
" @: }$ }2 A# j
5 h' X; c& A) B& n' C: P, \
而稳压电容的摆放位置 也会影响其稳压效果 以GSM为例, 因为GSM为分时多任务机制，其讯号为Burst形式， 故其PA会一直On/Off不停地切换，导致其PA电源端，会有瞬时电流。1 z2 a% P0 l; M, i4 E
若稳压电容够靠近IC， 如此一来，即便有瞬时电流，也能在进入IC前流到GND， 若离IC太远，则瞬时电流便可能直接进入IC。 9 H: J k4 V& k6 Z9 i- M
/ p& \4 F7 |, Y, \9 N1 e
" U7 a& N7 B( z# I2 T
5 }5 @4 B3 t6 @1 Q( ^" t5 H4 R
而这点对于PA更为重要，除了可避免PA电源本身的瞬时电流，透过其它路径，再进入PA本身， 以及避免外来瞬时电流进入PA， 更重要的是，因为PA电源是瞬时电流来源之一， 因此若在靠近PA的VBAT/Vcc处，摆放稳压电容，可使瞬时电流从PA电源端流出时，便立刻流到GND， 而不会透过其它路径，去干扰收发器或PMIC，甚至是PA本身，如下图。 . y, E) S/ @( J' j
" @ \- f/ R$ u! u; M+ D/ h* a+ f. C9 `3 _3 ?
因此以SKYWORKS的SKY77318为例，其VBATPin脚位，一出来需先加稳压及旁路电容， 否则会将瞬时电流，流入自身的Pin2/Pin6。
* r4 R: W; H- }& Y7 N# ?/ V- K7 K: H. c% M$ ?9 R) c
0 B) z4 K/ y- H
而落地电容除了如前述，须尽可能靠近IC外， 其GND Pad和IC的GND Pad需个别直接下到Main GND， 而非在表层共享Via，如此方可拥有较佳的稳压与滤波效果。
+ x+ y- L3 U( x$ g$ g: @: x' b& l D: f) k9 J* o/ w" r
+ q4 f; o9 g: N9 n
『应使RF线路远离模拟线路和一些很关键的数字信号』
$ G/ j2 E; e4 Q2 L这没啥好说了 高速讯号若靠近RF讯号 其高速噪声会影响其性能
尤其是RX 灵敏度会下降 而RF走线与电源线之间，要保持一定的间距， 否则RF走线会被电源线强大的电流所干扰。 除此之外，RF走线也会干扰电源线，因为虽然在频域上，RF讯号与电源相差甚远，
8 G/ p- l+ L0 D, X* @/ a& D& w' P5 \$ Z
但以时域的波形而言，其RF讯号会载在电源输出的波形上， 导致其波形上会有高频噪声，因此RF走线与电源线之间要互相远离。
- K$ t+ E, m( R. k- s- ?
. ]" f* [+ N4 s. G/ [ F5 K( i, @6 s E
『进入金属屏蔽罩的数字信号线应该尽可能走内层』
$ j# x. i- u% D, u i6 ?* z% r) k# E' ]0 m
+ a, U) U8 G: E6 Z4 h
如前述 内层走线的优点是屏蔽效果好 你如果害怕高速讯号走表层 其产生的共模辐射 干扰到天线 影响接收讯号 那就靠内层来屏蔽
3 O' c+ G" v( L, y+ w: ~; E, Y3 p- E
7 U$ E. h+ G# n8 c3 d2 e『电感不要并行靠在一起，』
) t5 \6 b3 N+ u' D! b
6 C; V4 k. w3 R3 [ 靠在一起怕会有互感 以致于阻抗偏离 而SAW Filter输入与输出的电感组件，也不宜平行摆放过近， 否则会因互感而影响Out-of-band噪声的抑制能力， 若真的因为Layout空间限制，不得已需靠近，至少要正交摆放，才能使互感量降到最低。 ( [8 n/ R1 I0 e! c9 x
7 z6 ~. E/ b" E" g; Y
, _1 U) N# B3 p9 O8 T. A. t( a# W' v6 Z/ G3 I/ \6 ~
' X' c$ `! g8 _3 F: E1 ?
而差分走线的间距越小，则抗干扰能力越好， 但若上述L1306与L1310太靠近，则可能引起互感，导致电感值有所偏差，进而影响抗干扰能力。 因此差分走线的串联电感，最好使用多层式电感，不要使用绕线式电感，这样可使互感量降到最低。 ; d& F6 I, O) v8 s4 A
2 D% y+ j2 o' W6 a1 a$ l+ y
『通常每个芯片都需要采用高达四个电容』
% B6 `3 L; C7 R* F r% F. @3 k# w$ H' W
如果单颗电容的涟波电流耐受度不够，则需并联多颗电容， 其并联数目，依单颗电容的涟波电流耐受度而异，如下图， 若单颗电容的涟波电流耐受度为1A，则需并联6颗，方可承受6A的涟波电流。 但若单颗电容的涟波电流耐受度为2A，则6A的涟波电流，其所需电容数量，可缩减为3颗。 - |: E4 i6 n2 g2 c) ]5 u
( A) \6 p5 f: z7 t
* a8 m: j6 L* Q& U5 U- g2 x
而并联多颗电容的作法，除了可提升整体电容的涟波电流耐受度， 亦可进一步加大Insertion Loss，来提高稳压及滤波能力。
6 a1 D$ X4 a7 P, x+ [7 O U: L4 L, M; k( W( ]1 D8 g% U
9 X+ t6 E% O! c) R; E电容的内部电极层，可看成电阻， 并联越多电容，等同于越多电阻并联，则整体ESR就越低， 并联n颗，则ESR便降低n倍，其公式如下 : 2 ]/ i5 B' W( {4 Q# ~4 l
8 C2 {' \9 M* `% U0 p2 |* ^/ p1 H0 d2 Q, A' k
虽然若并联n颗电容，则整体电容值会加大n倍，理论上其SRF会往低频方向移动， 然而因为其ESL也缩减n倍，而由SRF公式计算 :
3 r8 V3 ^. w( o$ ]2 k+ t
. P7 J/ ]# L+ U! O! l
# d, g `6 C+ ^3 m @8 u+ o$ f/ j因此其SRF并不会改变。
. o7 M' O: H& P: h5 v但是，若设计的电路，其信号变化很快，则表示其噪声的频率范围也越广， 这意味着需要并联大量的同值电容， 但该作法会造成空间及成本上的极大浪费， 此时需使用不同容值的组合，来拓展稳压及滤波的频率范围。
0 }& Y( M$ W; i4 ?
! _0 Z1 j# o3 L5 F
) x9 G: A7 F2 D( Z$ W上图是33pF与7pF并联的结果，若以-10 dB为基准， 可看出其带宽范围，皆比单颗33pF或单颗7pF来得大， 其绿色箭头即并联后的频率拓展范围。
8 P& p- a9 d( x4 `$ v9 u9 V2 |( b- M; ?3 [! I
然而该方式有个该注意的地方，就是反谐振， ! W) b5 O5 j- o) x) z$ Y# M3 n, ?: i5 [) j
* F& ~9 @; k0 R8 d, C0 \% }: V5 E
2 Q- ?" W' V; Q* e Y由上图可知，C1的电感性区域，与C2的电容性区域，会有个交叉点的频率， 该交叉点正好会产生并联谐振，使阻抗升大，故该频率点称之为反谐振。 而前述已知，落地电容的阻抗越大，则流到GND的噪声就越少， 这意味着反谐振频率点的抑制噪声能力，会大幅下降。 & |2 V" a4 Y: `2 |3 N7 M# S4 G
8 N4 u4 C& M9 K4 ~9 E/ i3 a& S3 J0 u2 k. d" \/ h4 F
因此并联不同容值的电容时，其电容值差距不宜过大， 因为由前述知，SRF与电容值有关，若电容值相差过大，则反谐振频率点也离C1与C2个别的SRF越远， 而离SRF越远，则Insertion Loss就越小， 因此并联不同容值的电容时，其电容值差距最好不要超过10倍， 如此一来，即便有反谐振，其Insertion Loss也不至于过小， 亦即其反谐振频率点，仍有一定的滤波能力。
) g, n& w7 N- p* U
+ A/ M- O7 T2 k- \. O! i' @- X3 d+ l/ \+ F+ j0 H' X
然而最重要的，仍是电容的ESR， 由上图可知，虽然在1305MHz处，会有反谐振， 但因为其33pF与30pF的ESR都够小，所以反谐振频率点的Insertion Loss，都还有37 dB。 而如下图，虽然两个同值33pF电容并联，没有反谐振问题， 但因为其ESR不够大，以至于其SRF的Insertion Loss，也才28 dB，仍小于上图反谐振频率点的37 dB， 因此虽然电容值的差异，会产生反谐振，但真正决定抑制噪声能力的，仍是电容本身的ESR。
# b p- V: N r4 ]) @' f4 M- d+ B9 L; R
* S& O$ V/ w1 F1 H Q7 s; K* F% i
而过了SRF后，则电容会变电感，这使得抑制噪声，以及稳压的能力会下降， 因此需确保噪声频率位于SRF左边。 但由下图可知，同样2000MHz的噪声，虽然分别位于33pF电容之SRF右边，以及3pF电容之SRF左边， 但33pF电容的Insertion Loss，比3pF电容的大上许多，因此相较于SRF，低的 ESR 值更为重要， 因为低的 ESR，可以提供更佳的稳压与抑制噪声能力， 这样即便噪声频率，座落在落地电容之电感性区域，但仍可保有足够的稳压与抑制噪声能力。 / h: @: u0 r0 Y, N, Y# c
* g7 R7 r5 T# K* [5 v( t
2 T: E$ y1 k+ W5 Z, O' j& b『为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层』
" O! m) ^+ g3 Y1 X8 n& K% _- d$ }: T0 e) |
j4 P& }( {0 l4 h* l6 R! ~( u3 p
1 b; W' Q% ^( o; }$ i( O+ y& p ^1 Q& {3 ?" w- Z$ ~; s
如上图 前面已说过 Via数越多 其等效阻抗越小 根据V = IR的公式 R越小 当然IR Drop就越小 除此之外 电元走线的长度也不宜过长 线宽不宜过细 因为这都会让IR Drop加大
: V; {& K; s/ _# \7 v. V2 ~
4 o' T9 K% v9 ?9 q2 Q* t& ^# d+ h3 j' k4 Y; d2 t. ^
5 C% q4 A1 _; J$ H, R- ]9 M0 c( ~: X8 l6 u! [8 G8 W0 _
, B7 |% p. [6 U) y1 M3 M9 n, \8 ]. f; o6 _4 M4 K
3 F: p9 h" B3 j& i | 
[复制链接]
/1 
发表于 2014-6-8 21:15
天线是难点
发表于 2015-3-11 01:36
