本帖最后由 criterion 于 2015-3-11 01:42 编辑
/ U: B) ?' o/ p8 o G
4 A# v% X- G) H2 v4 [分几点来讨论好了( ^+ L" [: Q3 }7 t
" A6 s7 j' r7 d6 w9 m! [8 C3 c! g T
『使输入远离输出』
5 \8 i9 _# M9 W7 F5 Y% b+ ~4 j
! ?) b" {# a- `6 U2 p& f / ?9 }! c {7 t9 f- q
不管是PA 还是LNA 肯定都是输出功率 大于输入功率 如果输出走线离输入走线太近 很可能强大的输出讯号 会因耦合 灌入到PA或LNA 那么就会饱和 产生非线性效应 以及Gain的下降 那么Tx或Rx性能就会劣化 至于自激的话 这要请高人来解释 8 w0 Q" p1 N% B/ S& D
8 c: Q! P, V3 a K" U3 s$ d8 t: D8 b7 P" H) \
『尽可能将RF线走在表层上。』4 z$ a2 _1 u5 ?, k% O& {, G
2 z3 k9 V! X+ V4 {1 p8 a8 h
表层走线具有许多优点 1. 可有最短距离 减少损耗 2. 相较于内层走线 阻抗控制较容易做到50奥姆 哪种迭层都一样 3. 避免阻抗因Via的寄生效应而偏离 4. 同样50奥姆要求 同样都是以邻层为参考地 表层走线的线宽较宽 损耗较小 唯一的致命伤 就是容易受干扰 (RX讯号) 以及容易去干扰别人(TX讯号) 所以表层走线不宜过长 (过长就失去其可拥有最短路径的优势了) 一般会用到内层走线 一般都是考虑到屏蔽 以及表层没空间走线 或是走表层线会拉得过长 就会走内层 6 A& v3 P4 S ~% A
o2 q* \( k+ N( e. \% w; f
- l! s) j" j- q& h1 K4 \1 E# P/ \
『过孔尺寸减到最小不仅可以减少路径电感』
6 E! l5 z$ Q! Z( M* |0 m这个讲法有点怪!
- V& C0 t* ?# t; u% Q
! d. Z! K a1 @$ s6 S% ?! h
( D1 c! K. q( A1 N* v
h是Via长度，D1是Pad半径, $ p0 e% d8 A) K( q9 y% C
由上式我们发现寄生电感也与Pad半径有关， 半径越小，其寄生电感应该是越大，而非越小, ' L: A5 G: @ J/ Z$ |
而且过孔越小, 表示制程越精密, 那么成本就越贵 另外 其实真正影响过孔寄生电感的, 是其长度 尺寸影响不大 长度越大，其寄生电感越严重。而越厚的板材，等于h越大，当然其寄生电感也越严重。 会随尺寸缩减而减小的, 应该是过孔的寄生电容 如下式跟下图 : 8 q; r6 [! M1 o9 B5 B3 W! n* f
( e) i+ |, p+ R5 ]3 L4 c" w6 T
T是板材厚度，D1是Pad半径，D2是Anti-pad半径。 由上式可知，影响寄生电容的主要参数为Pad半径。 若只探讨D1与寄生电容的关系，可得出下面曲线 :
+ A) V6 `5 K; t9 \' s8 @* v* P' p$ X+ ?: e
当然由上式也知 若板子越厚 其寄生电容越大 所以我们得到过孔的三结论 : 1. 尺寸越小 其寄生电感反而越大 2. 真正影响寄生电感的 是长度 3. 随尺寸缩减而减小的, 是寄生电容 4. 真正影响寄生电容的 是尺寸 5. 板子越薄 其寄生电感跟寄生电容都会较小
5 u) @' a& ]1 `. h; p* L$ |" q, ~4 R# g# C
5 Z" I& r0 n2 S. L7 o
『尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来』# Z& Z3 d. @; F3 W5 e1 x9 L h
}4 z7 c9 Q, u2 P1 i* f8 K 这很明显了 就是避免强大的TX 干扰微弱的RX 尤其是像WCDMA这种TX跟RX会同时运作的 会有TX Leakage 亦即其TX讯号 透过Duplexer 灌入到LNA 使其饱和 % n9 v6 P; v% L) G
+ ?( f+ ]+ w2 l, e( S% T0 k9 a' f' X0 m
所以Duplexer本身的Isolation,以及Layout就很重要 但即便Duplexer本身的Isolation很好 其Layout也有很好的隔绝
8 [+ w" N6 G; F2 N# h% w
但若其TX走线与RX走线靠太近 其强大的TX讯号 一样会透过耦合 灌入LNA 使其饱和 进而劣化RX性能
! g) u+ U& B8 {9 D" `
; N# i& [8 c# |% P" Z
, Q* j$ h9 W! j7 V L8 q% k 『确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。』
, `" k# k% Y$ x4 N: Y L3 n0 B+ @- X% Y* f
要有一整块地是对的 但没过孔是错的 一般PA的Layout如下 :
% [! P$ b+ F4 P+ _! [
* x' F% P- f; j1 ]
一整块地 当然有助于散热 但表层的地 因为要放组件之故 所以会零零碎碎 完整程度 肯定是不如Main GND
( C3 |1 W* P+ k2 C- A, {! A. w- E( H# v- e' ^3 T( C2 J
因此需要透过GND Via 把热导到Main GND 若没打GND Via 那么热会积在表层GND 散热差 其RF性能就劣化 另外 不只是要GND Via跟Main GND 其下方第二层 同样也要有GND 当你下层有地的时候， PA散发的热，可以透过GND Via导到下层地，先把热散掉一部分，其余再散到Main GND。 9 X* C+ A5 R: y$ |/ Y9 \ B
但是，如果下层不铺地 ( n5 g: \; O$ Q x1 A( u2 b3 P' o
我们由下图的公式可知，电阻跟导线长度成正比， ( [' p9 s: T' z8 }6 P
而我们又知道 Layer 1 => Main GND的GND Via长度 肯定是比 Layer 1 => Layer 2的GND Via长度 还要来的长 这意味着，如果你光靠Main GND来散热，那么GND Via的电阻会变大， (因为长度较长) 电阻越大，热就越不易传递。换言之，当你下层有铺地， 热可以轻易透过GND Via传导过去(因为距离短 电阻小)。 但下层不铺地， 那么热就不易透过GND Via传导过去(因为距离长 电阻大)。 此时散热效果就大打折扣，最糟情况是热都传不过去Main GND，全都积在PA下方。 而GND Via的数目也很重要 当然是越多越好 因为Via有其内阻 而依据电阻并联公式，
+ @: f3 n I8 D9 l& S( D; o
+ L1 _! W2 b" A& d& b3 [* Q" N- [' \
R是越并联越小 GND Via数目越多 亦即其整体GND Via的阻抗越低 那么热就越能传过去 导热效果越好
. B( q& v# a* {3 ~, d0 V5 p5 _* S- k: v* \% J
$ Y8 M% T; ` z* y. U/ C
『芯片和电源去耦同样也极为重要。』6 M& s$ c: }! o! J, P
! I% [: }& X' w/ H+ Y5 R w0 s+ E3 V! @ E
由下图可知，摆放稳压电容，确实可减少电源的涟波。
0 n* C2 m# v5 W9 c
3 m6 K- x' T" s% Y1 r" S. {# Y5 V) w/ v
而稳压电容的摆放位置 也会影响其稳压效果 以GSM为例, 因为GSM为分时多任务机制，其讯号为Burst形式， 故其PA会一直On/Off不停地切换，导致其PA电源端，会有瞬时电流。
9 H8 _9 ?; L9 E9 O- |$ y 若稳压电容够靠近IC， 如此一来，即便有瞬时电流，也能在进入IC前流到GND， 若离IC太远，则瞬时电流便可能直接进入IC。
9 K$ q7 b8 J: g; A i% X
5 Q# W/ E! `5 |5 l# r, k9 D) ~1 }0 u# ~/ v( x Z# v2 A
, {1 m1 o4 q/ m, h1 n而这点对于PA更为重要，除了可避免PA电源本身的瞬时电流，透过其它路径，再进入PA本身， 以及避免外来瞬时电流进入PA， 更重要的是，因为PA电源是瞬时电流来源之一， 因此若在靠近PA的VBAT/Vcc处，摆放稳压电容，可使瞬时电流从PA电源端流出时，便立刻流到GND， 而不会透过其它路径，去干扰收发器或PMIC，甚至是PA本身，如下图。 # \( }. S4 o8 ^
+ S5 r; R- s* C1 Y& p+ E# z0 A0 y: [3 u% s" k
因此以SKYWORKS的SKY77318为例，其VBATPin脚位，一出来需先加稳压及旁路电容， 否则会将瞬时电流，流入自身的Pin2/Pin6。 ; A& E, G' E' `# ?. C2 M
0 w9 N. W1 y# C* \$ p5 P: G. b* p% ]6 W( Q' C9 |/ f$ e. R
而落地电容除了如前述，须尽可能靠近IC外， 其GND Pad和IC的GND Pad需个别直接下到Main GND， 而非在表层共享Via，如此方可拥有较佳的稳压与滤波效果。 * l* P9 m2 J, m4 z8 ]& O- S
) M% a5 x8 j3 f5 ~# e$ c
; }, L+ j( u7 ]6 Z7 t. {
『应使RF线路远离模拟线路和一些很关键的数字信号』 ( X0 o D7 ?( z. J% k/ I- |5 o
这没啥好说了 高速讯号若靠近RF讯号 其高速噪声会影响其性能 尤其是RX 灵敏度会下降 而RF走线与电源线之间，要保持一定的间距， 否则RF走线会被电源线强大的电流所干扰。 除此之外，RF走线也会干扰电源线，因为虽然在频域上，RF讯号与电源相差甚远，
1 ^4 k3 p: O4 ^ B* o
* p$ k5 A5 @& c9 K; A* B+ X2 t5 |但以时域的波形而言，其RF讯号会载在电源输出的波形上， 导致其波形上会有高频噪声，因此RF走线与电源线之间要互相远离。
" ~& Y% N- k% P8 r
' k, t6 i3 E7 W; }/ b1 z* p5 I: i% v4 F8 g% q" U+ L
『进入金属屏蔽罩的数字信号线应该尽可能走内层』
3 A2 r2 n/ e5 r6 S" D `
, F: u+ ^' a. Q4 J' d1 d / r8 m. h( q/ Q5 o
如前述 内层走线的优点是屏蔽效果好 你如果害怕高速讯号走表层 其产生的共模辐射 干扰到天线 影响接收讯号 那就靠内层来屏蔽
5 M8 G4 o E# \. ~' o5 B# X3 ?8 `
『电感不要并行靠在一起，』! K G' r3 y1 O4 s3 U4 L& a
( `$ a2 P1 s5 s' ?$ t- M 靠在一起怕会有互感 以致于阻抗偏离 而SAW Filter输入与输出的电感组件，也不宜平行摆放过近， 否则会因互感而影响Out-of-band噪声的抑制能力， 若真的因为Layout空间限制，不得已需靠近，至少要正交摆放，才能使互感量降到最低。
/ g$ u7 Z1 z* E; p9 i3 L& }5 d4 S; S& i! l/ z+ c+ y
# O/ R4 a& J; Z3 D$ {3 f8 U4 c- c
* g/ w' S! a8 s& u. M* b
+ @3 b! E' r$ d \
而差分走线的间距越小，则抗干扰能力越好， 但若上述L1306与L1310太靠近，则可能引起互感，导致电感值有所偏差，进而影响抗干扰能力。 因此差分走线的串联电感，最好使用多层式电感，不要使用绕线式电感，这样可使互感量降到最低。 $ `) ?5 }, n5 M; e! ~, Z
; x! s) G- t# K; a『通常每个芯片都需要采用高达四个电容』8 S5 H7 h/ ]+ \. i
7 n. h0 J1 \, s2 s
如果单颗电容的涟波电流耐受度不够，则需并联多颗电容， 其并联数目，依单颗电容的涟波电流耐受度而异，如下图， 若单颗电容的涟波电流耐受度为1A，则需并联6颗，方可承受6A的涟波电流。 但若单颗电容的涟波电流耐受度为2A，则6A的涟波电流，其所需电容数量，可缩减为3颗。
4 E% W& p" }) N! g% i
0 E) M2 q: @) Q. l7 R7 W4 V4 f8 v: b/ P8 Y
而并联多颗电容的作法，除了可提升整体电容的涟波电流耐受度， 亦可进一步加大Insertion Loss，来提高稳压及滤波能力。 % g' F& N, x4 K
3 E9 \ M. o3 ^% @ e9 @: R; D% {- Q7 [8 c; p
电容的内部电极层，可看成电阻， 并联越多电容，等同于越多电阻并联，则整体ESR就越低， 并联n颗，则ESR便降低n倍，其公式如下 : : d' n) \8 v( K' E3 Z6 k
/ C _ b" J# y9 {
% ?* U: `( @1 S5 M6 _虽然若并联n颗电容，则整体电容值会加大n倍，理论上其SRF会往低频方向移动， 然而因为其ESL也缩减n倍，而由SRF公式计算 :
& _& M& d0 {" {& Z$ P% } h5 w0 _1 Q! q n
6 ]& [" h+ Z7 [/ C
因此其SRF并不会改变。
; h* o G- X1 M0 Q0 v但是，若设计的电路，其信号变化很快，则表示其噪声的频率范围也越广， 这意味着需要并联大量的同值电容， 但该作法会造成空间及成本上的极大浪费， 此时需使用不同容值的组合，来拓展稳压及滤波的频率范围。
" `$ E$ d3 B$ S: v3 W7 o, B. ~" ?
- a+ \; ?/ P3 ~- f: h
上图是33pF与7pF并联的结果，若以-10 dB为基准， 可看出其带宽范围，皆比单颗33pF或单颗7pF来得大， 其绿色箭头即并联后的频率拓展范围。 % q8 J- j: q: Y4 ]6 r/ k5 V
" D7 {# B3 ^# [( d
然而该方式有个该注意的地方，就是反谐振， ; b; U+ X' ^5 U: t4 F5 A+ L
, Z. I( P+ U# n1 X" e! p- Q1 Z
$ V: \ l0 \0 i% T" B由上图可知，C1的电感性区域，与C2的电容性区域，会有个交叉点的频率， 该交叉点正好会产生并联谐振，使阻抗升大，故该频率点称之为反谐振。 而前述已知，落地电容的阻抗越大，则流到GND的噪声就越少， 这意味着反谐振频率点的抑制噪声能力，会大幅下降。 % {+ j5 Y" G2 K3 N
/ w/ v) S( [1 N ?$ D
9 U* B& _* B* |1 T. |因此并联不同容值的电容时，其电容值差距不宜过大， 因为由前述知，SRF与电容值有关，若电容值相差过大，则反谐振频率点也离C1与C2个别的SRF越远， 而离SRF越远，则Insertion Loss就越小， 因此并联不同容值的电容时，其电容值差距最好不要超过10倍， 如此一来，即便有反谐振，其Insertion Loss也不至于过小， 亦即其反谐振频率点，仍有一定的滤波能力。 ( }2 m! x- s- g% c3 s
( u/ K4 ?6 ~7 [) z# e+ e: j ?/ G& g; J: j: V5 `! h2 {8 X, G
然而最重要的，仍是电容的ESR， 由上图可知，虽然在1305MHz处，会有反谐振， 但因为其33pF与30pF的ESR都够小，所以反谐振频率点的Insertion Loss，都还有37 dB。 而如下图，虽然两个同值33pF电容并联，没有反谐振问题， 但因为其ESR不够大，以至于其SRF的Insertion Loss，也才28 dB，仍小于上图反谐振频率点的37 dB， 因此虽然电容值的差异，会产生反谐振，但真正决定抑制噪声能力的，仍是电容本身的ESR。 ) e/ X2 x& k- M9 b, @- H4 k3 a+ e1 O* }
6 R) G) G6 A- o O0 g
9 R1 m* a4 f+ V) Y* A: Q) }7 @
而过了SRF后，则电容会变电感，这使得抑制噪声，以及稳压的能力会下降， 因此需确保噪声频率位于SRF左边。 但由下图可知，同样2000MHz的噪声，虽然分别位于33pF电容之SRF右边，以及3pF电容之SRF左边， 但33pF电容的Insertion Loss，比3pF电容的大上许多，因此相较于SRF，低的 ESR 值更为重要， 因为低的 ESR，可以提供更佳的稳压与抑制噪声能力， 这样即便噪声频率，座落在落地电容之电感性区域，但仍可保有足够的稳压与抑制噪声能力。
/ R8 B* {9 H) s) H0 [
. \( D$ W( @# w2 q% X0 | ~6 g4 K: `" `7 Z3 v
『为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层』: L4 z( n- J1 F: u
. G6 A5 o$ a1 f3 }+ s3 G' B
7 H& d( g+ d6 F% X( ~; _) Q2 f) \: \0 R/ z4 F1 ?' `/ }2 [
8 T8 b) `5 n, B, t, w4 U) ?如上图 前面已说过 Via数越多 其等效阻抗越小 根据V = IR的公式 R越小 当然IR Drop就越小 除此之外 电元走线的长度也不宜过长 线宽不宜过细 因为这都会让IR Drop加大 % _! z* p- Z: k$ E: o1 p
% G* s$ S9 |7 w* X1 ] G
/ T$ Y) ?; h4 S0 B3 ^& l8 G( H" k) k }
其他详细原理 可参照 $ o) a' |4 x f0 k" |4 F
/ i# r) o4 _8 g, |* s+ f$ X
Layout Concern about Trace, Ground and Via
@/ ^3 O, Q9 Z) l% Z差分信号之剖析与探讨
8 i3 a$ s) u. S$ W$ Y3 G- |; r上集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ... " m6 t% Q E( }8 t
中集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ... & W9 ^4 G& [+ l
下集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ...
, @* ~2 ~6 }! y5 z W PCB, 灌孔(Via), 屏蔽, 时钟讯号, 与接地对天线灵敏度之 ... ; s6 K9 O& Q# ]' S
高速数字讯号对于手持产品天线灵敏度之影响与探讨
' T0 {$ M, o+ v" p PA下方不铺地 对RF性能之危害
2 N& c: B+ q8 Z) }* n5 ~( h# q! {: x; ?* y R2 W: b! ~( ]6 `
" R [1 H% z9 k7 a* i8 @; L
8 B8 H6 ?2 k: ?8 `0 S9 N在此就不赘述
7 U9 {. D2 i5 r' i, r- g/ J
5 z8 F p1 _. W4 A9 u: C: i( M6 x' y; S8 I: |
. ]% k' I6 j J. N' F- V5 X/ t, u; c% }- ~$ A! z1 U2 V4 j
| 
[复制链接]
/1 
发表于 2014-6-8 21:15
天线是难点
发表于 2015-3-11 01:36
