高速时钟分配电路及布线对电源分割的影响

coyoo

Christhenghao 发表于 2012-5-27 22:39
1、时钟信号尽量安排参考地层，并且走PCB内层
' s! R) z9 S- e5 v: Z. U- p5 e8 ?2、在每路时钟输出串接一低阻值电阻
3、在每路末端加电容

( Y2 d) r! w  Q% u9 A1 N# ]多谢！
6 k$ I" a: g4 x
单端的时钟确实应该走内层；不过差分时钟走外层相对好些吧？另外，末端加电容的目的何在，且加多大电容？

niuwa

不知道楼主的问题是什么？
( Z& {" V# Q* {/ g7 U9 Y0 \- i; o* |
( g' I* a: i1 W$ @  A% Q看你的正文，意思是电源被干扰了。但看你后续的回帖，感觉你又觉得是时钟的质量问题。
$ L1 K8 r# n5 X& l: ?- d如果是时钟信号问题，参考平面是电源就没什么问题了，回流路径是完整的就行了。你做好时钟的匹配和端接这些东西就可以了。
1 o* ?8 _% A4 f% X如果是电源不好，也即是说你认为这个100M的纹波是你的板子不能正常工作的主因，我认为换参考层是其中一个方法。另外可以做的是，siwave跑下这个电源网络的阻抗，很大可能是这个地方有反谐振点，100M并不是特别高，增加适当数量和容值的电容把阻抗降下来，应该会有改善。
4 v! z) y5 o$ [; }! h
5 S- {' K4 t+ N5 _7 G# d' M' R电源层是个平面，你无法做到它所处的电气空间绝对干净，因为信号是时钟和电源驱动的，而电源平面总是会和信号相邻的，毕竟你不可能做到电源层两边都是地平面包着。所以我说，换时钟信号的参考层只是其中一个方法。

coyoo

niuwa 发表于 2012-5-28 17:04
" d, A* J2 D0 o4 \% s5 p$ H  P不知道楼主的问题是什么？

看你的正文，意思是电源被干扰了。但看你后续的回帖，感觉你又觉得是时钟的质 ...

1 _% n, N% c1 _我的问题是：
- r/ c( }7 P% Q' O0 Y; k1. 时钟信号耦合到其参考平面，即-3.3V电源平面。因为这个电源是给ADC的前级放大器供电的，所以一个200mV的耦合噪声是不能接受的。
. c' x- U1 X. m; ?2. 单端的时钟走线在往外辐射能量，而且是很强的能量辐射。这样就有基本的EMI问题；更实际的问题是我板子上的有个插座，测量插座的针脚发现几乎每个针脚上都能量到100Mhz的时钟信号。而这个插座连接的就是ADC的输入模拟信号{:soso_e109:}

huangbin1984

你的时钟信号的回流路径在电源平面上，那必然会导致该电源会耦合进时钟频率，这跟阻抗匹配，信号质量一点关系都没有。所以加不加电阻，电容都不会有改善的。
如果要想有改善有两种方法，一是把参考平面换成GND，一是在时钟线的两侧按1/40信号波长打电源过孔或地过孔（看回流平面是什么），将时钟信号阻断在一定范围内即可。
你说用示波器探头都可以看到辐射，我觉得不太可能，应该与你的示波器用法有关系，探头的接地线接的位置要看下。
如果确实存在很强的空间辐射，那就必须将时钟线走到内层，外层以GND进行屏蔽。

coyoo

huangbin1984 发表于 2012-5-29 14:02
/ T- ], o# v" W4 g你的时钟信号的回流路径在电源平面上，那必然会导致该电源会耦合进时钟频率，这跟阻抗匹配，信号质量一点关 ...

# e/ b8 I* ?; R. o7 F1 P有几个问题请教：
4 S6 A8 x$ e1 ^- I& J5 q# N6 W1. 为什么参考平面是电源平面耦合进去的时钟信号不能消除呢，而地平面为什么可以呢？因为，你建议我换成地做参考平面。
2. 探头靠近能抓到时钟信号，这个跟用法没有关系吧；这个也是偶然发现的，最终确认是任何探头（差分探头没试过）靠近都能抓到，也换过示波器通道；而且最后在我板子一个插座针脚上也能测到耦合进来的时钟信号。另外，探头在另一面靠近板子是抓不到时钟信号的。
3. 看资料，高速信号的回流路径可以是地平面也可以是电源平面；为什么芯片厂家的FAE说我的-3.3V不是时钟芯片的供电，所以回流信号路径上遇到了一个“moat”（即从-3.3V到芯片供电之间），从而耦合进来的信号在-3.3V平面上“take a ride”？为什么这样说？

niuwa

coyoo 发表于 2012-5-29 10:03
我的问题是：
1 i* B7 m2 k5 O7 d# a1. 时钟信号耦合到其参考平面，即-3.3V电源平面。因为这个电源是给ADC的前级放大器供电的， ...

这个问题我觉得就是这样形成的：
" y( o, g7 a6 D( f单端时钟耦合进了你-3V3的电源---电源就成了一个更大的干扰源---然后此电源覆盖的所有信号都会受到影响。
这也就是为什么很多变压器、网口为什么要掏空的原因。

niuwa

楼主悲剧了，要改板吧？不过弄明白了收获也会很多的

coyoo

niuwa 发表于 2012-5-29 15:43
这个问题我觉得就是这样形成的：
# `; \9 q' `! ?单端时钟耦合进了你-3V3的电源---电源就成了一个更大的干扰源---然后此 ...

所以我在想我的这个插座下面是不是也要掏空哦？！！

coyoo

coyoo 发表于 2012-5-28 09:54
8 \6 T$ K9 g( C, c8 i  Q多谢！

单端的时钟确实应该走内层；不过差分时钟走外层相对好些吧？另外，末端加电容的目的何在，且加 ...

2 B# ]) [& I% X% a: ~加电容到地是不对的，经过试验加电容后，时钟被滤掉了，变成一个2V左右的DC了，DC上只有一个幅度为100多毫伏的时钟信号了。

huangbin1984

coyoo 发表于 2012-5-29 14:11
) ^3 S  C6 l$ S有几个问题请教：
1. 为什么参考平面是电源平面耦合进去的时钟信号不能消除呢，而地平面为什么可以呢？因 ...

1.即使换成地平面参考，也不可能“消除”掉时钟信号的影响。但是换成地平面有2个优势，1是换成GND参考后不会再影响到你的ADC的-3.3V电源，2是GND的平面阻抗比电源地，所以产生的噪声幅值也必然会再有所降低。
其实150mV的噪声对一般的数字电源来说是可以接受的，除非是射频器件或模拟器件的电源那就肯定不行，而你目前的问题恰好是ADC受到的影响无法接受。所以有两个方法可以解决，一是改板，不要将3.3V铺到时钟区域，可以采用走线的方式处理电源；二是在你的ADC电源入口处加适当的电容进行滤波，建议加一些0.01uF和1NF的电容。
) w9 A" H) g* w& w/ U你可以先试试第2种方法看看效果，要注意电容要尽量靠近引脚。但是长期来说还是建议改一次板会更保险。
) H. `" {3 d# g2.如果你是探头靠近后才会抓到时钟辐射的波形，远离后波形消失，那么确实就是存在很强的EMI。但是芯片本身的辐射一般情况下都不会超标，除非是芯片本身设计的有问题，没考虑EMC。如果确实因为芯片的辐射而导致EMI超标，那么只能换芯片厂家或加屏蔽罩了。
  f' c* z) I" S  J3.信号的最终回流是要进入芯片的供电电源和地的，否则信号怎么产生。所以在-3.3V和芯片电源之间是存在了一个连接关系，可以想象成在两个电源之间产生了一个耦合电容来理解。
& I1 A! S4 I, o/ |8 g* d

coyoo

huangbin1984 发表于 2012-5-30 10:01
; D" n6 S$ v) v' c1 k+ q1.即使换成地平面参考，也不可能“消除”掉时钟信号的影响。但是换成地平面有2个优势，1是换成GND参考后不 ...

感谢你的回复。
& e' t0 ?' D4 n" y6 n8 o; k
( g1 T2 ]$ P$ D5 p& F. P* m. @1. 如果改板，除了更改参考平面为地以外，还更改时钟芯片，使用差分时钟输出，这样时钟走线相互之间互耦合，大大降低能量辐射。
2. 根据你对回流路径的解释，我能理解。我不能理解的是，当我将-3.3V这块铜皮（前提是卸掉了-3.3V的DCDC模块）和+3.3V（即时钟芯片的供电）短接以后没有任何改善效果，再加十几个电容也无济于事。
. ~/ I* ~4 q  B: {9 d3. 在时钟和地之间加电容以后，倒是能解决能量辐射的问题，但是就是把时钟给滤掉了，呵呵。

coyoo

sandyxc 发表于 2012-5-27 11:54
' p, o1 s1 a& g" M, T是时钟信号与GND

" Z2 ^* {/ e7 |8 ]时钟和地之间加电容，会把时钟滤掉的。

coyoo

Christhenghao 发表于 2012-5-27 22:39
# H: F( j& |& k; i1 D& {8 i, M1、时钟信号尽量安排参考地层，并且走PCB内层
0 D6 G1 m8 }/ g% x7 R2、在每路时钟输出串接一低阻值电阻
. d3 e5 j# j7 h. ?' o3、在每路末端加电容

时钟信号加电容到地的结果是时钟变成了一个2V左右的DC上叠加100多mV左右的时钟

sandyxc

coyoo 发表于 2012-5-30 14:00
时钟和地之间加电容，会把时钟滤掉的。

不会滤掉的，不会完全耦合到GND的，这是消除EMI辐射的方法。

sandyxc

coyoo 发表于 2012-5-30 14:00
时钟和地之间加电容，会把时钟滤掉的。

9 G% r$ U1 E) H8 a/ i; L( _楼主加了多大的电容？
% T% m( s  c& r我这里做过，10路时钟信号，
. N. h# V/ M% v- J有6路是差分时钟，其中5路 100 MHz，1路 96 MHz
有4路是单端时钟，分别是14 MHz 到 48 MHz，
+ g( ^/ M; M! l" {" n我每一路都加了 1000 pF的对地电容，并没有把时钟耦合到GND，我是4层板，（信号-电源-----地-信号）。

8 {& s& e/ P7 H/ f5 j另外楼主是否能确认 你的参考平面上的正弦波是时钟信号耦合过来的。