请教高手，关于Relative propagation delay中线的长度计算问题

huiyanhuishi

         各位大侠，在给DDR2做Relative propagation delay时，发现Constraint information中除了ETCH LENTH还有一个ZALL，请问ZALL是什么？是Via等的等效长度吗？谢谢……附对DDR2 NET的Show Element：
. l+ ?& W0 m: x( g
LISTING: 1 element(s)

              < NET >              

  Net Name:            MFPGA1_DDRD23
0 s5 m( r5 u* H  ?  Member of Bus:       MFPGA1_DDR_DATA2
0 R, H; W1 E8 G' @) [; |' ?4 ?
  Pin count:              2
  Via count:              2
1 Q; n0 b  y" U7 ~  Total etch length:      1964.069 MIL
% Y+ j' j- g1 j  Total manhattan length: 1135.851 MIL
6 t& F2 x0 y$ S  Percent manhattan:      172.92%
5 {9 B% Y" R# ]5 c4 ?9 q. x
* D* h! e! ]8 j3 ^  N8 |  Pin                     Type      SigNoise Model        Location
7 F  W- B* g  L  ---                     ----      --------------        --------
  U801.F9                 UNSPEC                          (-1984.000 6603.717)
  U796.C18                UNSPEC                          (-2351.016 5834.882)
" [$ k3 H" }3 Y
  No connections remaining

. z8 I8 ~. o) W; S' y+ V  D5 x  Properties attached to net
6 ^: @) J7 [1 D* M) u: F    FIXED
    LOGICAL_PATH      = @dw5vlx_all_20120504_1800.schematic1(sch_1):mf
                        pga1_ddrd23
. M4 U' l" N$ i# y    BUS_NAME          = MFPGA1_DDR_DATA2
+ ?2 I* T. w7 D& x+ h3 u8 a; _
2 g& V( g2 z. R$ V  Electrical Constraints assigned to net
    relative prop delay: global group MFPGA1DDR_GROUP_DQ from AD to AR  delta=0.000 MIL  tol=10.000 MIL
  H) L/ g& }+ k  g) D: M+ I  g' F
  Constraint information:
    (RDly) U796.C18 to U801.F9  min= 1966.14 MIL  max= 1986.14 MIL  actual= 1980.741 MIL
' J$ t" s. K2 U                   target=  (MFPGA1_DDRDQS3P) U796.G20 to U801.B7
7 W: D3 `* H+ }1 k# O3 N            (-2351.016,5834.882) pin U796.C18,UNSPEC,TOP/TOP
8 `5 p( e4 m8 u: Z; }# z      24.812 MIL cline TOP
            (-2333.471,5852.427) via TOP/BOTTOM
      1917.397 MIL cline 03IS01
! d6 U0 T7 z5 O" M* p( ]            (-1999.457,6588.260) via TOP/BOTTOM
3 P( w6 _, `2 g3 s$ v5 ~8 y      21.859 MIL cline TOP
5 G0 D; M, }& h1 Y            (-1984.000,6603.717) pin U801.F9,UNSPEC,TOP/TOP,Zall=16.672 MIL
0 Y0 c7 G" d. [9 Z) q0 }. ~
0 M: \. h# i/ F% ?: e5 p: J  Member of Groups:
0 c: Z; b5 E6 m# ]" N    MATCH_GROUP     : MFPGA1DDR_GROUP_DQ
    BUS             : MFPGA1_DDR_DATA2
% Y7 K* v- t: b7 w3 s

flyingc381

Zall指过孔在Z轴的所有延时！！

huiyanhuishi

flyingc381 发表于 2012-5-9 18:29
0 k- w6 Q0 D. x8 BZall指过孔在Z轴的所有延时！！

也就是说，在做Relative propegation delay时，delay time是包含此Zall的，是吧？delay time= Etch Length time delay + Zall time delay,是吗？

flyingc381

Yes