请教高手，关于Relative propagation delay中线的长度计算问题

huiyanhuishi

         各位大侠，在给DDR2做Relative propagation delay时，发现Constraint information中除了ETCH LENTH还有一个ZALL，请问ZALL是什么？是Via等的等效长度吗？谢谢……附对DDR2 NET的Show Element：
2 X6 D) _, {3 n3 [/ I, x( f
LISTING: 1 element(s)

5 a; w$ D, I5 H  D              < NET >              
7 I. s7 U$ W9 U2 s
2 O3 V7 Q# a7 m  Net Name:            MFPGA1_DDRD23
1 g7 u1 D% D# t& j. h# {5 P  Member of Bus:       MFPGA1_DDR_DATA2

  Pin count:              2
; `  S$ f3 G* F& i+ W2 F2 D! B4 M  Via count:              2
3 o5 D; P+ C' Q  Total etch length:      1964.069 MIL
8 Z. c) Z) y& E- m  Total manhattan length: 1135.851 MIL
9 m, z" {# F6 I8 d9 u4 f% U. J2 X  Percent manhattan:      172.92%

% U) D' i4 A( {; B) i  Pin                     Type      SigNoise Model        Location
  ---                     ----      --------------        --------
: r  |& N3 U' x% V6 g$ e  U801.F9                 UNSPEC                          (-1984.000 6603.717)
  U796.C18                UNSPEC                          (-2351.016 5834.882)

, T# `5 |# j; a9 _  No connections remaining

& L5 }; f- [' D* Z( w  Properties attached to net
    FIXED
    LOGICAL_PATH      = @dw5vlx_all_20120504_1800.schematic1(sch_1):mf
                        pga1_ddrd23
( O& l! j: Z1 J: }6 [$ q! j    BUS_NAME          = MFPGA1_DDR_DATA2

  Electrical Constraints assigned to net
2 ]; V9 H3 @% ^5 n9 J1 Z    relative prop delay: global group MFPGA1DDR_GROUP_DQ from AD to AR  delta=0.000 MIL  tol=10.000 MIL

4 d$ `3 [! R8 N  x# R* F2 j  Constraint information:
    (RDly) U796.C18 to U801.F9  min= 1966.14 MIL  max= 1986.14 MIL  actual= 1980.741 MIL
; X" B' s3 `+ k. b                   target=  (MFPGA1_DDRDQS3P) U796.G20 to U801.B7
* ^8 `7 q9 w! A1 N) m3 K+ |            (-2351.016,5834.882) pin U796.C18,UNSPEC,TOP/TOP
      24.812 MIL cline TOP
            (-2333.471,5852.427) via TOP/BOTTOM
      1917.397 MIL cline 03IS01
            (-1999.457,6588.260) via TOP/BOTTOM
- ]8 c) u) U6 T) y8 {      21.859 MIL cline TOP
- T1 Y5 X2 S. G" v) X' f- h1 R            (-1984.000,6603.717) pin U801.F9,UNSPEC,TOP/TOP,Zall=16.672 MIL
( w, T. L) a: {6 C
  Member of Groups:
    MATCH_GROUP     : MFPGA1DDR_GROUP_DQ
    BUS             : MFPGA1_DDR_DATA2

flyingc381

Zall指过孔在Z轴的所有延时！！

huiyanhuishi

flyingc381 发表于 2012-5-9 18:29
4 O4 a6 T. i) p% b& WZall指过孔在Z轴的所有延时！！

也就是说，在做Relative propegation delay时，delay time是包含此Zall的，是吧？delay time= Etch Length time delay + Zall time delay,是吗？

flyingc381

Yes