找回密码
 注册
关于网站域名变更的通知
楼主: liuyian2011
打印 上一主题 下一主题

关于多层板50欧姆及100欧姆阻抗结构设计!

    [复制链接]

该用户从未签到

241#
发表于 2011-9-6 20:38 | 只看该作者
多谢分享~~

该用户从未签到

242#
发表于 2011-9-6 20:55 | 只看该作者
楼主, 多谢你的帮助. 附件是我要的10层板, 总的厚度希望是1.6mm.; z& b3 H- k& f1 u  a
信号层有差分100ohm, 和单端50ohm,  因为有比较密的BGA, 所以我
3 j' ^  ~! G/ e3 f7 f  H  差分走线宽度4mil, 间距5mil./ [3 ]! l- Q! ~6 @  K- S
   单端线宽4mil.# N8 p' s  u% H$ n, A0 M4 ^, A
这样的情况应该怎么叠比较好?   供应商给的建议都是间距比较大的, 这样在BGA里没法走线.% [9 ]" G: a9 G  P

& E. H" M* _& s另: 我用的材料都是FR4, 据说FR4会因为厚度不一样, 而介电常数不一样, 是这样的吗?
# v) G" G9 q+ r0 Z/ b那介电常数该那么决定?

该用户从未签到

243#
发表于 2011-9-6 22:32 | 只看该作者
楼主还想请教一个问题, 在多层板中, 有些地方用core, 有些地方用p片, 这个有什么讲究吗?9 F/ l- L0 o2 Q2 j; d
比如上面图片的10层板, 1, 2层用core, 还是2, 3用core, 这个有什么不同?& Q) z( y; B9 W8 _* V
# w, w, P8 C3 L# L6 k  ^: S6 D. h
我的理解是, 比如1, 2层用core, 那么1, 2层之间的介质厚度是稳定的, 压合之前和压合之后介质厚度变化不大;' O) Q/ s! w* Z, C% `7 ~
如果1, 2层之间用p片, 假如 2层是信号, 铜不多, 压合之后介质厚度可能变薄;0 [1 u0 E- R: i) J4 Y, h
我这样理解对吗?

该用户从未签到

244#
 楼主| 发表于 2011-9-6 23:20 | 只看该作者
本帖最后由 liuyian2011 于 2011-9-6 23:26 编辑
* a# Q4 r( g6 a
lmila 发表于 2011-9-6 20:55
6 r5 |; H  |$ d+ k8 ^楼主, 多谢你的帮助. 附件是我要的10层板, 总的厚度希望是1.6mm.
* s0 t* ^6 U/ ?; e信号层有差分100ohm, 和单端50ohm,  因为 ...
, ]3 |* R( ^' u6 E
3 ^) A; m+ N+ P- T; G* B" s; I) o& g7 M
请问你这个10层板有哪些层需要控制50欧姆单端阻抗和100欧姆差分阻抗?一般普通FR-4的介电常数为:4.2-4.6 ,计算阻抗时通常认为PP的介电常数为:4.2,Core的介电常数为:4.5,不过介电常数对阻抗的影响比较小,介电常数为:4.2和4.5,其阻抗仅相差1欧姆左右.

该用户从未签到

245#
 楼主| 发表于 2011-9-6 23:38 | 只看该作者
lmila 发表于 2011-9-6 22:32
: v3 X2 i- k4 L( Y  v1 ?) R楼主还想请教一个问题, 在多层板中, 有些地方用core, 有些地方用p片, 这个有什么讲究吗?0 d% q* |0 q% W
比如上面图片的10 ...

0 Z6 b3 K7 e& x  D; d# G( S这是一个关于多层板压合的问题,多层板一般都是通过PP和Core叠压在一起.第一:如果第一,二层间采用PP,其所用的Core是4张;第二:如果第一,二层间采用Core,其所用的Core是5张. 这两种压合方式中第二种成本较高,所以PCB生产厂商一般都会采用第一种方案. 只是如果在板子有盲埋孔设计时才不得以采用第二种方案来压合。

该用户从未签到

246#
发表于 2011-9-7 12:46 | 只看该作者
多谢!8 q3 e1 j: M8 x+ F7 J! ]/ t

: {6 [2 o- O' o; V差分线在L3, L5, L6;
, W/ z6 b; t/ M4 D9 q单端Top, L3, L5, L6, Bottom都有;2 b: f$ c( g8 z

2 S2 J/ W3 R* A5 x) k) v搂住你太热心了。

该用户从未签到

247#
发表于 2011-9-7 14:11 | 只看该作者
谢谢,非常好,学习下

该用户从未签到

248#
发表于 2011-9-7 14:46 | 只看该作者
强烈建议楼主把6层HDI板阻抗图给出来。

该用户从未签到

249#
 楼主| 发表于 2011-9-7 15:05 | 只看该作者
Shan 发表于 2011-9-7 14:46 ( Z: {) a) Q* k! }; l+ o
强烈建议楼主把6层HDI板阻抗图给出来。
: q3 Q* i! ~- W6 @
没有问题啊,有空我把6层一阶和二阶HDI板阻抗设计及结构方案给大家总结出来吧!

该用户从未签到

250#
发表于 2011-9-7 21:07 | 只看该作者
谢谢!

该用户从未签到

251#
发表于 2011-9-8 08:28 | 只看该作者
多谢分享, 学习了

该用户从未签到

252#
发表于 2011-9-8 14:33 | 只看该作者
今天第一次发了个六层板到工厂,人家问我做不做阻抗?我说不用,会不会有问题呢?

该用户从未签到

253#
 楼主| 发表于 2011-9-8 15:21 | 只看该作者
dddlllyyy 发表于 2011-9-8 14:33
7 l" _, V2 `* @7 Z今天第一次发了个六层板到工厂,人家问我做不做阻抗?我说不用,会不会有问题呢?
2 `+ m0 P7 q! ~) d$ {- f
很可能有问题,因为你没有阻抗和层压结构的要求,人家会随意弄一个层压结构给你,可不一定符合你的阻抗设计喔!

该用户从未签到

254#
发表于 2011-9-8 16:03 | 只看该作者
看看

该用户从未签到

255#
发表于 2011-9-9 18:05 | 只看该作者
电源层呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-10 05:00 , Processed in 0.093750 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表